友晶科技Terasic DE10-Standard的FPGA SOC有几个串口

已于 2024-08-06 10:37:05 修改
阅读量755 收藏 3
点赞数 1
文章标签： linux uart fpga fpga开发
于 2021-09-13 15:50:01 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_21383969/article/details/120263529
版权
Terasic DE10-Standard开发板的FPGA SOC包含两个串口：uart0和uart1。uart0常用于Linux系统的串口打印，不建议另作他用。由于硬件限制，uart1无法直接使用，但可通过FPGA逻辑映射使用。此外，可以通过GPIO模拟串口UART。若需额外串口，推荐使用USB-UART子卡。
摘要由CSDN通过智能技术生成

在DE10-Standard 上实现串口UART的使用、模拟串口

友晶科技Terasic DE10-Standard的FPGA SOC有几个串口

HPS端有2个串口：

  1. uart0 (也就是DE10-Standard开发板上的J4口)
  2. uart1 （uart1与SPIM1共用引脚，目前DE10-Standard开发板引出了SPIM1，所以uart1无法使用，如果您自己用与DE10-Standard开发板相同的FPGA 器件5CSXFC6D6F31C6时，则可以自己引出uart1）

https://www.intel.cn/content/dam/www/programmable/us/en/pdfs/literature/dp/cyclone-v/5csxfc6.pdf
DE10-Standard开发板uart1
DE10-Standard开发板电路图部分截图：
DE10-Standard电路图

如何使用这些串口

  1. uart0 一般是用作linux 系统串口打印信息的port, 最好不要另作他用。( the uart0 is the console terminal for the system. 并非设计作为device -to-device通信接口)
  2. uart1 因为DE10-Standard开发板硬件 已经完成（没有接出串口，
最低0.47元/天 解锁文章
Doreen的FPGA自留地2
关注
FPGA PL端UART串口通讯之二
weixin_40624529的博客
02-26 645
之前写过一篇FPGA串口通信的Verilog逻辑代码https://blog.csdn.net/weixin_40624529/article/details/113149362。在ZCU102上测试的时候没有发现误码，但是在正点原子的ZYNQ7020开发板上测试有较高的误码率，现在对以前的那段代码进行一些改进，改进后的代码测试误码率小于十万分之一（实际上测试了五十多万字节都没有发现误码）。 原来的接收代码采样时间间隔是通过时钟频率/波特率来计算的，比如50_000_000/115200=434，也就是每
DE10-Standard板卡SoC入门实验之流水灯
zry68的博客
04-12 6592
说明 实验说明： 本实验的硬件平台基于DE10-Standard板卡，通过HPS控制FPGA的PIO外设，PIO连接有LED灯，实验现象为四个led依次循环点亮。  术语说明： HPS：Hard Processor System硬核处理器系统 SOC：System On Chip 片上系统 Shell：本实验中指嵌入式命令行shell，即Embedded_Command_Shell
DE10-Nano Ubuntu16 系统环境搭建及网络配置
qq_43214511的博客
03-22 4535
DE10-Nano Ubuntu16 系统环境搭建及网络配置1. 背景介绍2. 板载Linux系统搭建3. 网络配置3.1 无线网卡3.2 局域网共享网络3.3 SSH 远程连接 DE10-Nano Ubuntu16 系统环境搭建及网络配置 1. 背景介绍 最近在参加第六届集创赛的海云捷讯杯，赛题要求在海云捷迅人工边缘智能实验FPGA平台上部署MobileNet-SSD目标检测网络，所用框架为百度的PaddlePaddle。 平台上所用的FPGA开发版为 AIGO_C5T8，SOC芯片为 Altera 的.
FPGA实现多速率串口
03-20
FPGA设计多速率UART的verilog程序
RS485串口通信实验（使用两块开发板通过RS-485串口通信，由各自开发板上的四个按键分别控制对方开发板上四个LED灯的亮灭。）
qq_43811597的博客
10-26 3210
RS485只有两根数据线，只能实现半双工传输 系统框图 1.按键模块 module key_debounce( //按键消抖 input sys_clk, //外部50M时钟 input sys_rst_n, //外部复位信号，低有效 input [3:0] key, //外部按键输入 output reg k.
一个基于FPGA的串口程序
07-21
一个基于FPGA的串口程序,已经经过验证,对用FPGA做串口的朋友
数据总线发给FPGA实现多路并行独立串口
bruce_wung的博客
10-29 1942
每路串口收发均挂上FIFO，本设计采用了8路并行串口，实现了数据发送控制
Terasic DE10-Nano教程.pdf
12-09
友晶科技的培训课件，关于DE10-Nano开发板，里面包括： 1、使用软件创建quartus工程 2、创建Qsys系统 3、使用System Console与FPGA交互 4、创建HPS系统 5、U-boot与FPGA交互 6、Linux与FPGA交互
de0-nano-soc:基于Terasic DE0-Nano-SoC VHDL的项目
04-11
该项目基于Terasic为其DE0 Nano SoC开发板（也称为“ Atlas SoC”）提供的“ HPS_CONTROL_FPGA_LED”示例。 但是，Terasic提供的示例在verilog中，该项目对用户文件使用VHDL。 建造 克隆git回购 Open Quartus软件...
FPGAProjects:在Terasic DE0-CV FPGA上实现的项目
04-08
Terasic DE0-CV FPGA平台是基于Altera Cyclone V系列芯片的一款强大的开发板，它为FPGA初学者和专业人士提供了丰富的硬件资源，包括GPIO、ADC、DAC、UART、PCIe等多种接口，使得用户能够实现各种复杂的数字系统设计...
riscv-core-altera:英特尔Altera Cyclone V（Terasic DE10-Standard）上的RISC-V系统
03-17
4. **外围接口**: DE10-Standard开发板通常带有多种外设接口，如串口、GPIO、SPI、I2C等。RISC-V核心需要适配这些接口，实现与外部世界的通信。 5. **调试支持**: 为了便于系统开发和故障排除，RISC-V核心可能需要...
基于FPGA的多路并行独立串口的实现
01-30
基于FPGA的多路并行独立串口的实现,好东西,不是原创
友晶DE10 FPGA开发板说明文档
11-13
友晶DE10FPGA开发板文档说明，其中包含了引脚图及功能说明。
DE10-standard开发板光盘
12-16
Altera 公司的DE10-standard开发板光盘，对学习FPGA有参考价值。
Wince内存映射注意事项
gooogleman#foxmail.com
07-30 2010
GPIO寄存器的读写方法。不过我看了还是很多疑惑，为什么在内存映射表里面这样定义 DCD 0x91600000, 0x56000000,  1  ; I/O Port register 而在s2410.h中又会这样#define IOP_BASE      0xB1600000 // 0x56000000 明明定义了是0x91600000却变成了0xB1600000 // 怎么会这样呢？不是说虚拟
DE10 standard第一个HPS程序Helloworld
qq_46586479的博客
11-04 372
2、打开Win32DiskImager软件，选择镜像文件位置，点击“写入”，即可烧写镜像到sd卡。需要安装在win主机下软件：超级终端HyperTerminal、WIin32磁盘印象工具、11、在HyperTerminal终端输入“./my_first_hps”命令运行示例程序。10、在HyperTerminal终端输入“root”（无需输入密码，直接回车）需要准备一张sd卡做系统盘、读卡器、DE10 Standard 开发板。5、将例程中的my_first_hps文件复制到root文件夹下。
【友晶科技】DE10-Standard开发板上实现8051单片机（也适用于DE1-SOC）
weixin_47841246的博客
01-08 1135
链接是基于北邮学生自主设计的FPGA开发板实现8051单片机的设计，下面将演示如何参考该链接将8051的设计移植到DE10-Standard开发板。首先是在FPGA内配置51软核。就是利用FPGA片内资源直接构建成51系统。链接中提供的Quartus工程使用的是网站提供的开源8051内核。将该工程移植到DE10-Standard以后 8051内核源码全部在src文件夹下：​然后是添加其他必要组件。有了这个核还不是完整的8051核，还需要给它添加 rom、ram和扩展ramx。
【SoC FPGA学习】八、从零开始体验一把为 HPS 添加外设，以 UART 外设为例
悟已往之不谏 知来者之可追
08-27 4859
在本系列教程中 《【SoC FPGA学习】二、SoC FPGA硬件初探，基础扫盲 》一节中的2.5小结简单介绍了一下 SOC FPGA添加timer外设的方法，但是此外设并没有实际的引出脚，并且在那篇文章的介绍中也并没有实际的跑进来timer，这一节我们就拿UART外设为例，从来开始了解添加 SOC FPGA 外设并使用起来的全部流程！ 本节将通过完全手把手的形式介绍如何修改AC501_SoC_GHRD工程文件，通过在 Platform Designer（原 Qsys）加一个 Altera UART 外设
Linux编辑/etc/fstab文件不当，不使用快照；进入救援模式
最新发布
feng68_的博客
11-14 684
如果遇到任何问题，您可能需要进一步的故障排除，比如检查文件系统的完整性或修复文件系统错误。1)当出现以下警告时不要慌，如果文件系统默认挂载为只读模式，将其重新挂载为读写模式就好了，应该是吧。您可以选择1继续，或者选择2以只读模式挂载文件系统，或者选择3跳过直接进入shell。后面加)， 把只读模式改成读写模式 ，然后ctrl+x重启。然后会出现一串红色的字，太快了，看不清，然后就重启成功了。如果您在虚拟控制台（VC）1或VC2中，可以使用。获取root权限，这样您就可以编辑。2）挂载根文件系统为读写模式。
Terasic DE1-SoC Board SoC-FPGA设计指南
"SoC-FPGA Design Guide" 是一本针对Terasic DE1-SoC Board的设计指南，由Sahand Kashani-Akhavan和René Beuchat编写，由LAP-IC-EPFL发布，版本为1.28。这份文档提供了关于SoC-FPGA设计的详细信息，并且在[27]中...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值