我和fpga的那些事-初识到入门

@TOC我和fpga的那些事-初始到入门

初衷

写博客的目的是记录自己学习fpga的点点滴滴和跟我处于同一个阶段的小伙伴们一起成长。10000小时定律，要想成为一个领域的大牛，就要在上面投入10000小时，每天按8小时的时间算，大概是是三年半的时间，用三年的时间来沉淀自己，遇见更好的自己。

成才之路

从接触fpga到现在应该快两年了，感觉自己现在也就是刚刚懂了一点皮毛，下面是我画了一张有关fpga学习的思维导图，也是我接下来我自己空闲时间学习的方向。思维导图中主要包含了四个方面：入门基础、接口、数字信号处理以及zynq。自己认为在学校时自己没有虚度光阴，基础理论部分掌握的还可以，嘿嘿。之前听过一个大牛说过，刚刚开始时，基础不好也能快速入门，但是越往后走，阻碍你进步的往往就是基础理论知识。自己争取每个月记录两篇博客，自己这一个月来的学习的心得，掌握的新技术统统写下来，目标是持续三年。
我们做fpga要懂得很多知识，才能去做点设计，尽量要从顶层去理解，明白自己在做什么，不要一叶障目不见泰山。

fpga-基本ip的使用之fifo

FIFO一般用在数据的跨时钟域处理和数据缓存。再说一下亚稳态，随着自己的不断学习和大牛的指导，每一次都感觉有了新的理解。控制信号异步处理一般是打两拍，沿打三拍，为什么同步呢，因为如果不同步，虽然是存在亚稳态，但它不会停在中间状态，有可能是高电平或者低电平，如果你想用这个信号作为触发无非就是慢一拍，但是你还用这个信号触发其它的信号，这就容易引起信号不同步，还有还要根据工程，具体问题具体分析。我们也可以在赛灵思官网上寻找自己所需要的文档，真的很全，你想要的都有。

1、fifo的两种工作模式：
普通模式和fwft模式：对于一些时许要求比较苛刻的条件下，我们可以使用fwft模式，即当读使能有效 时，输出的数据就已经有效了。
2：时钟的选择：我们可以选择异步的块时钟。
3：域满信号：选择的时候要多多问自己，值选多少比较合适。
4：以我目前的认知，我认为一般就是写使能，读使能，满空信号，知道它们的时许要求就差不多会用 了，还有就是vivado的fifo的ip核复位信号是高有效。

第一次尝试的写，还有很多不懂的地方，下次继续努力，第一篇算是再给自己树立一个目标吧，写的不是很好，下一篇应该就是纯技术文档了，解锁新技能。
最后一句话送给大家：星光不问赶路人，时光不负有心人。你真不知道你追梦的样子，超帅的。