- 博客(1)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 VHDL从一个例子开始-----锁存器
VHDL的学习从一个例子开始学起-----锁存器的设计。锁存器是一个简单的数字电路，下图是1位锁存器的原理图。 图1 1位锁存器的原理图 其中，引脚D是锁存器的输入，ENV是锁存器的使能引脚，Q是锁存器的输出引脚。当ENV=
2017-10-22 21:44:46
8927
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人