HDLbit 个人解答 Sim/circuit10

原创于 2022-05-11 14:07:01 发布 · 843 阅读

2 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

这篇文章详细介绍了如何根据输入波形中的状态变化，设计了一个电路模块。通过观察输入a和b的状态，控制输出q的计算方式，同时捕捉状态从0到1和1到0的切换时刻。代码展示了如何实现q的逻辑运算和状态的同步更新。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Sim/circuit10根据波形写出电路
波形图
思路：由于有一个输出使用state名称，故推测q可能与state的高低有关。
观察发现state为1时，q为a和b同或，
state为0时，q为a和b的异或。故 assign q = state?(a~^b):(a^b);

但state什么时候切换呢？波形中切换了四次，发现在a和b均为0时和1时。
进一步观察发现，在a和b为0，0时切换state为0，在a和b为1，1时切换state为1。

代码：

module top_module (
    input clk,
    input a,
    input b,
    output q,
    output state  );

    always@(posedge clk)begin
        if(a&&b)
            state <= 1'b1;
        else if(!(a||b))
            state <= 1'b0;
        else
            state <= state;
    end
    
    assign q = state?(a~^b):(a^b);
endmodule