quartus II13.0
文章平均质量分 77
QQ563401912
这个作者很懒,什么都没留下…
展开
-
Verilog交通灯设计+FPGA(DE2+ESP2C35F672C6)
Verilog交通灯设计(ESP2C35F672C6)项目场景:问题描述:原因分析:解决方案:学习目标:学习内容:学习时间:学习产出:前言一、pandas是什么?二、使用步骤1.引入库2.读入数据总结二级目录三级目录项目场景:提示:这里简述项目相关背景:例如:项目场景:示例:通过蓝牙芯片(HC-05)与手机 APP 通信,每隔 5s 传输一批传感器数据(不是很大)问题描述:提示:这里描述项目中遇到的问题:例如:数据传输过程中数据不时出现丢失的情况,偶尔会丢失一部分数据APP 中接收数据代码:原创 2021-04-28 23:17:15 · 2185 阅读 · 1 评论 -
Quartus II 模块化设计之两位七段码显示(verilog详细步骤)
Quartus II 13.0模块化设计新建工程新建工程123456.新建TOP层的TOP.v文件`timescale 1ns/1psmodule TOP (a,dr);input[3:0]a;output[6:0]dr;assign dr=(a==4'b0000)?7'b1000000://0 (a==4'b0001)?7'b1111001://1 (a==4'b0010)?7'b0100100://2 (a==4'b0011)?7'b0原创 2021-04-15 20:09:39 · 11875 阅读 · 2 评论