stm32学习之时钟

从时钟结构图中可以看出，

一.系统时钟有5路时钟源，均由外部高速时钟和内部高速时钟提供，优先用外部高速时钟，且外部高速时钟和内部高速时钟只为提供系统时钟而存在。

二.内部低速时钟给RTC时钟和独立看门狗提供时钟源

   外部低速时钟仅给RTC提供时钟源

三系统时钟经过AHB,APB1,ABP2各个模块的预分频后，在各个总线上产生相应的频率，但是均有一个频率上限，AHB->72MHZ, APB1->36MHZ,APB2->72MHZ

四.PLL可以为USB模块提供时钟源

五.stm32的时钟系统可以输出时钟频率，有4路来源

注：以上系统时钟值的选择，各个模块的总线频率，输出内部时钟频率均可以通过库函数来完成，而不用操作寄存器