- 博客(3)
- 收藏
- 关注
RSS订阅原创 自定义axi总线访问zynq ARM端ddr时的注意事项
通过自定义AXI总线（非vivado自带IP）连接HP访问ZYNQ ARM端DDR时，需要注意将axi总线的AxPORT[1]位设置为0，否则读写通道会返回DECERR错误且无法访问DDR空间。
2024-05-06 21:41:17
280
原创 Perl提取Verilog文件内input output信号名，生成信号例化和调用到output.txt文件
提取Verilog文件内input output信号名，生成信号例化和调用到output.txt文件。
2023-08-12 12:38:58
345
原创 用synplify_pro综合代码时，代码中包含DW_minmax.v文件，导入vivado后生成bit流过程中报错
解决方法：删除DW_minmax.v文件中// synopsys translate off和// synopsys translate on。
2023-07-07 11:13:25
471
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人