- 博客(7)
- 资源 (1)
- 收藏
- 关注
RSS订阅转载 深度解析FPGA的功耗
在传统的概念中，芯片工艺的改进将会带来性能的提高，成本的降低。同时，由于芯片内核电压的降低，其所消耗的功耗也随之降低，这一点到0.13um时代也是正确的。 但是在工艺进入90nm时代，甚至于以后的40nm或更小的工艺，出现了一点反常，芯片功耗将显著提高。由于40nm工艺的内核电压进一步降低，电压降低的一个负面影响是晶体管中的沟道(channel)内的电场减弱，于是电子移动速度...
2019-11-25 17:30:26
6533
1
原创 数字电路基础：时序电路设计基础
学习《搭建你的数字积木数字系统与VerilogHDL设计入门教程》－汤勇明等之部分基础内容这一部分内容还是比较基础的，但是也是很重要的内容，这是深入学习FPGA的开始吧，我时钟相信理解到什么程度就会设计出什么程度的作品，所以基础很重要。学习内容：触发器和寄存器； 移位寄存器； 计数器； 时序逻辑设计实例； 总结与组合逻辑电路不同不同，时序逻辑的输出不仅与当前的输入有关，还与过...
2019-11-25 11:18:42
1552
1
原创 Verilog设计流程：综合（一）
参考《Verilog综合的教程》目录1. 介绍1.1 什么是综合？1.2 不可综合1.3在设计流程中的位置？2. 映射机制 Part1 -从VerilogHDL的类型和常量到硬件的映射1. 逻辑值体系1.1 位宽1.2. 值保持器建模 主要介绍4个部分：（1）从VerilogH...
2019-11-25 11:16:30
12814
原创 数字电路基础：如何提高电路工作频率
如何提高电路工作频率对于设计者来说，我们当然希望我们设计的电路的工作频率（在这里如无特别说明，工作频率指FPGA片内的工作频率）尽量高。我们也经常听说用资源换速度，用流水的方式可以提高工作频率，这确实是一个很重要的方法，今天我想进一步去分析该如何提高电路的工作频率。我们先来分析下是什么影响了电路的工作频率。我们电路的工作频率主要与 寄存器到寄存器之间的信号传播时...
2019-11-25 11:15:04
7047
4
原创 FPGA开发流程：综合（二）
目录1.连续赋值语句2.过程赋值语句 2.1阻塞赋值 2.2 非阻塞赋值 2.3 赋值对象 2.4赋值限制3.逻辑运算符4. 算术运算符 4.1无符号算术 4.2有符号数算术 4.3 进位的建模5.关系运算符 6.相等性运算符 7. 移位运算符8. 向量运算 9. 部分选取 10...
2019-11-25 11:13:52
1612
原创 Verilog设计：频率检测模块
频率计频率计又称频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。基准时钟：通常就是FPGA板上的晶振，一般FPGA开发板会提供一个50Mhz的晶振作为时钟源。计数法计数法：直接计数单位时间内被测信号的脉冲数量；这种方法测量精度高、速度快，适合不同频率、不同精度的测频需要。适合不同频率指的是一般的频率计在测高频信号和低频信号时的误差不一致，而采用计数法就能很...
2019-11-19 11:03:23
12264
原创 Video IP:Video_In_to_AXI4-stream
参考文档：PG043《Video In to AXI4-Stream v4.0 》目录1. 介绍2. 功能3.具体应用4. 性能 最大频率 Latency Throughput5. 接口6. IP的使用General Design Guidelines7. IP配置1. 介绍 VideoIn to AXI4-Stre...
2019-11-15 15:39:48
9259
基于乒乓数据存储机制的FPGA视频监控系统设计
2018-09-15
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人