本文详细介绍了基于Cypress公司的USB2.0芯片CY7C68013A进行SLAVE-FIFO模式开发的过程，包括硬件电路的关键配置、电脑USB驱动文件的开发以及固件配置。硬件部分强调了PA0~PA7的上拉电阻、系统时钟和通信时钟的选择。驱动文件方面，通过修改.INF文件解决了硬件识别问题。固件配置部分详述了如何设置SLAVE FIFO模式、功能参数及FIFO操作。
基于Cypress公司USB2.0芯片CY7C68013A的速传接口开发（供开发人员参考）
配置模式：SLAVE-FIFO
开发环境搭建：安装 cy3681_ez_usb_fx2_development_kit_15 开发包，
或者cy3684_ez_usb_fx2lp_development_kit_15开发包
一、硬件电路
关键注意点：
1. CY7C68013A芯片的PA0~PA7这8个IO脚为开漏配置，最好在使用时接上10K电阻上拉；
2. CY7C68013A芯片系统时钟为外接24MHz时钟，也可以由FPGA提供，片上51内核内置PLL倍频，此时的系统内部工作时钟为48MHz；
3. 芯片通信时钟IFCLK可选择由内部自身提供，也可外部提供，一般选择48MHz，突出USB2.0的高速通信速率，最好选择外部提供，保证与外部控制器FPGA的时序同步；
最低0.47元/天 解锁文章
扫一扫
628
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
