USB_SlaveFIFO开发记录(CY7C68013A)

基于Cypress公司USB2.0芯片CY7C68013A的速传接口开发（供开发人员参考）

配置模式：SLAVE-FIFO
开发环境搭建：安装 cy3681_ez_usb_fx2_development_kit_15 开发包，

或者cy3684_ez_usb_fx2lp_development_kit_15开发包

一、硬件电路

关键注意点：

1. CY7C68013A芯片的PA0~PA7这8个IO脚为开漏配置，最好在使用时接上10K电阻上拉；

2. CY7C68013A芯片系统时钟为外接24MHz时钟，也可以由FPGA提供，片上51内核内置PLL倍频，此时的系统内部工作时钟为48MHz；

3. 芯片通信时钟IFCLK可选择由内部自身提供，也可外部提供，一般选择48MHz，突出USB2.0的高速通信速率，最好选择外部提供，保证与外部控制器FPGA的时序同步；