I2S
概述
ESP32 包含两个 I2S 外设. 这些外设可配置为通过 I2S 驱动程序输入和输出样本数据.
I2S 标准总线定义了三种信号:时钟信号 BCK、声道选择信号 WS 和串行数据信号 SD.一个基本的 I2S 数据总线有一个主机和一个从机.主机和从机的角色在通信过程中保持不变.ESP32 的 I2S 模块包含独立的发送和接收声道,能够保证优良的通信性能.
I2S 外设支持 DMA,这意味着它可以传输使用样本数据流,而无需 CPU 读取或写入每个样本.
I2S 输出也可以直接路由到数字/模拟转换器输出通道(GPIO 25 和 GPIO 26),直接产生模拟输出,而不是通过外部 I2S 编解码器.
>如果 use_apll = true 且 fixed_mclk> 0,则 I2S 的主时钟输出固定且等于 fixed_mclk 值. 音频时钟速率(LRCK)始终为 MCLK 除数,`0对于高精度时钟应用,APLL 时钟源可与.use_apll = true 一起使用,ESP32 将自动计算 APLL 参数.
图 1 是 ESP32 I2S 模块的结构框图,图中 “n” 对应为 0 或 1,即 I2S0 或 I2S1.每个 I2S 模块包含一个独立的发送单元(Tx) 和一个独立的接收单元(Rx).发送和接收单元各自有一组三线接口,分别为时钟线 BCK,声道选择线 WS 和串行数据线 SD.其中,发送单元的串行数据线固定为输出,接收单元的串行数据线固定为接收.发送单元和接收单元的时钟线和声道选择线均可配置为主机发送和从机接收.在 LCD 模式下,串行数据线扩展为并行数据总线.I2S 模块发送和接收单元各有一块宽 32 bit、深 64 bit 的 FIFO.此外,只有 I2S0 支持接收/发送 PDM 信号并且支持片上 DAC/ADC 模块.
图 1 右侧为 I2S 模块的信号总线.Rx 和 Tx 模块的信号命名规则为: I2SnA_B_C.其中 “n” 为模块名,表示 I2S0 或 I2S1;“A” 表示 I2S 模块的数据总线信号的方向,“I” 表示输入,“O” 表示输出;“B” 表示信号功能;“C” 表示该信号的方向,“in” 表示该信号输入I2S 模块,“out” 表示该信号自 I2S 模块输出.各信号总线的具体描述见表 1.除 I2Sn_CLK 信号外,其他信号均需要经过 GPIO 交换矩阵和 IO_MUX 映射到芯片的管脚.I2Sn_CLK 信号需要经过 IO_MUX 映射到芯片管脚.
主要特性
I2S 模式
- 可配置高精度输出时钟;
- 支持全双工和半双工收发数据;
- 支持多种音频标准;
- 内嵌 A 律压缩/解压缩模块;
- 可配置时钟;
- 支持 PDM 信号输入输出;
- 收发数据模式可配置.
LCD 模式
- 支持外接 LCD;
- 支持外接 Camera;
- 支持多种 LCD 模式;
- 支持连接片上 DAC/ADC 模式.
I2S 中断
- I2S 接口中断;
- I2S DMA 接口中断.
应用示例
esp-idf 中提供了完整的 I2S 示例:peripherals/i2s.
I2S 配置的简短示例:
#include "driver/i2s.h"
#include "