Verilog HDL语法-数据类型

最新推荐文章于 2024-01-08 19:16:38 发布
最新推荐文章于 2024-01-08 19:16:38 发布
阅读量3.3k 收藏 17
点赞数 5
分类专栏： Verilog HDL 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_27776921/article/details/107596121
版权

Verilog HDL语法-数据类型

数据类型

在Verilog HDL中共有19种数据类型。这19种数据类型可以划分为两大类：物理数据类型（主要包括连线型及寄存器型）和抽象数据类型（主要包括整形、时间型、实型及参数型）。

物理数据类型

对于实际数字电路，除了信号的逻辑值（低电平，高电平，不定态，高阻态）外，不同的信号还有强度的区别。在Verilog HDL中使用了四种逻辑值和八种信号强度对实际电路进行建模。信号强度的引入，可以解决不同驱动强度下的赋值冲突。

连线型

概述

下表给出了各种连线型变量类型及相应的含义。

连线型数据类型功能说明
wire,tri标准连线型
eor,trior多重驱动时，具有线或特性的连线型
wand,trand多重驱动时，具有线与特性的连线型
trireg具有电荷保持特性的连线型数据
tri1上拉电阻
tri0下拉电阻
supply1电源线，用于对电源建模，为高电平1
supply0电源线，用于对“地”建模，为低电平0

连线表示逻辑单元的物理连接，这种变量类型不能保持电荷（除trireg外）。连线型变量必须有驱动源（包括连接到一个门或一个模块的输出端以及用assign连续赋值语句对这一类型的变量进行赋值两种形式）。在没有驱动源时连线类型的变量将一直保持高阻态。

下面对以上几种连线型数据类型进行简单的说明：

  1. wire与tri的区别：wire（连线）类型和tri（三态线）类型的用法是完全相同的。只是当我们需要定义一个三态门驱动的硬件连线时，tri会更具可读性。
    当两个驱动源同时对一个wire类型（或tri类型）的语句赋值时，wire会被赋值为驱动强度更高的信号。如果两个信号强度相同，输出结果见下表：
wire,tri01xz
00xx0
1x1x1
xxxxx
z01xz
  1. wor和trior：wor与wire的区别主要在于当多个驱动源驱动同一个变量时的情况。当多个驱动源驱动一个wor类型变量时，相当于将多个wire类型的变量连接到一个或门上再输出。所以有多个驱动源同时驱动同一个wor类型的变量时会产生线或结构。与此相同，trior相当于多个tri类型的变量连接到一个或门上。
  2. wand和triand：参照wor和trior。
  3. tri0/tri1：在无驱动源时，其值为0/1；在多个驱动源的情况下，tri0/tri1的输出如下表：
tri0/tri101xz
00xx0
1x1x1
xxxxx
z01x0/1
  1. supply0/supply1：supply0用于对“地”建模，即低电平0；supply1用于对电源建模，即高电平1.
  2. trireg线网：还没有涉及到，留待后续补充。
连线型变量的声明

<net_declaration> <drive_strength> <range> <delay> [list_of_variables];
net_delaration和list_of_variables是必选项，其他可选。当没有range时默认1位的。

寄存器型

概述

reg型变量时数据存储单元的抽象类型，其对应的硬件电路具有状态保持作用，能够存储数据，如触发器、锁存器等。reg型变量常用语行为级描述中，由过程赋值语句对其进行赋值。
reg型变量与wire型变量的区别在于，reg型变量保持最后一次赋值，而wire型变量必须需要有持续的驱动。一般，reg型变量的初始值为x。
reg型变量是无符号数，如果将一个赋值赋值给reg型变量，会自动转换成其对应的补码形式。
在过程块内被赋值的变量都必须定义为reg型，并且只能在initial或always过程块中赋值，大多数reg型信号常常是寄存器或触发器的输出。

寄存器型变量的声明

reg <range> <list_of_variables>;

存储器型

存储器型(memory)本质上还是寄存器型变量阵列。
声明格式：
reg <range1> <name_of_register> <range2>;
range1是memory的位宽；
range2是memory的深度；
name_of_register是memory的变量名。

抽象数据类型

整型

integer是有符号类型，保存的是整数的二进制补码。
声明格式：interger <list_of_register_variables>；

时间型

time类型与integer类型类似，只是它是64位无符号数。
声明格式： time <list_of_register_variables>；

实型

Verilog HDL支持实型常量与变量。实型数据在机器码表示中是浮点型数值，可用于对延时时间的计算。
声明格式：real <list_of_register_variables>；

参数型

参数型数据属于常量，在仿真开始前就被赋值，在仿真过程中保持不变。参数常用来定义延迟时间和变量的位宽。参数一旦被定义就不能通过其他语句对它重新赋值。改变参数的值是通过模块间的参数传递实现的。
声明格式：parameter 参数名1 = 表达式1, 参数名2=表达式2 , …

jaw_jin
关注
  • 5
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
EDA/PLD中的Verilog HDL线网类型
12-09
线网数据类型包含下述不同种类的线网子类型。* wire * tri * wor * trior * wand * triand * trireg * tri1 * tri0* supply0 * supply1 简单的线网类型说明语法为：net_kind [msb:lsb] net1, net2, . . . , netN;net_kind 是上述线网类型的一种。msb和lsb 是用于定义线网范围的常量表达式；范围定义是可选的；如果没有定义范围，缺省的线网类型为1位。下面是线网类型说明实例。wire Rdy, Start; //2个1位的连线。wand [2:0] Addr; //Addr是3
Verilog数据各种类型的使用
qq_37732833的博客
05-10 1094
整数、实数和时间寄存器类型 整数是一种通用的寄存器数据类型，用于对数量进行操作，使用integer进行声明。 integercounter;//一般用途的变量用作计数器 initial counter=-1;//把-1存储到寄存器中 实数：实常量和实数寄存器数据类型使用关键字real来声明，可以用十进制或科学计数法来表示。实数声明不能带有范围，其默认值为0.如果将一个实数赋予一个整数，那么实数将会被取为最接近的整数。 realdelta;//定义一个名为delta的实型变量 时间寄存器：仿真是按照仿真时间进
EDA/PLD中的Verilog HDL 数据流建模 --连续赋值语句
12-09
6 数据流建模 在3.3.2 节中，我们已经初步了解到数据流描述方式，本节对数据流的建模方式进一步讨论，主要讲述连续赋值语句、阻塞赋值语句、非阻塞赋值语句，并针对一个系统设计频率计数器的实例进行讲解。 6.1 连续赋值语句数据流的描述是采用连续赋值语句(assign )语句来实现的。语法如下：assign net_type = 表达式；连续赋值语句用于组合逻辑的建模。等式左边是wire 类型的变量。等式右边可以是常量、由运算符如逻辑运算符、算术运算符参与的表达。如下几个实例：wire [3:0] Z, Preset, Clear; //线网说明assign Z = Preset & Clear
EDA/PLD中的Verilog HDL的wire和tri线网
12-09
用于连接单元的连线是最常见的线网类型。连线与三态线(tri)网语法和语义一致；三态线可以用于描述多个驱动源驱动同一根线的线网类型；并且没有其他特殊的意义。wire Reset;wire [3:2] Cla, Pla, Sla;tri [ MSB－1 : LSB +1] Art;如果多个驱动源驱动一个连线（或三态线网），线网的有效值由下表决定。wire (或 tri) 0 1 x z0 0 x x 01 x 1 x 1x x x x xz 0 1 x z下面是一个具体实例：assign Cla = Pla & Sla;. . . assign Cla = Pla ^ Sla;在这个实例中，Cla
verilog语言学习资料verilog HDL硬件语法设计源码例程quartus13.1工程文件(12个).zip
03-31
verilog语言学习资料verilog HDL硬件语法设计源码例程quartus13.1工程文件(12个)： 01 Operation （Verilgo的基本运算符实验，用于实现算术、关系、逻辑、相等、条件、位、移位和拼接八种运算符的仿真） 02 Segled （Verilog的基础知识和基础语法实验，用于讲解说明Verilog的端口声明、数据类型定义、关键字使用等基础知识） 03 Structure （Verilog的结构化描述方式实验，使用Verilog的结构化描述方方来实现三人表决器） 04 Dataflow （Verilog的数据流描述方式实验，使用Veriog的数据流描述方式来实现三人表决器） 05 Behavior （Verilog的行为描述方式实验，使用Verilog的行为描述方式来实现三人表决器） 06 Module （Verilog的模块化设计实验，使用Verilog的模块化设计来实现半加器） 07 Datatype （Verilog的数据类型实验，用于讲
Verilog数据类型：tri0与tri1
weixin_42066160的博客
12-01 7913
Verilog语法tri0和tri1 Verilog中定义了19种数据类型，包括tri0和tri1； 其余分别是： reg型、 wire型、 memory型、 integer型、 parameter型、 large型、 medium型、 small型、 scalared型、 time型、 tri型、 triand型、 trior型、 trireg型、 vectored型、 wand型、
FPGA设计Verilog基础之数据类型的作用和特点、常量和变量的代码示例详解
jk_101的博客
06-21 3778
以下将详细介绍FPGA设计中Verilog数据类型的定义、作用、特点和详细的代码示例。
工作总结之全网最全的103个Verilog关键字总结（下）
SteveRocket's-Blog
06-01 4508
Verilog是一种硬件描述语言，用于描述数字电路的行为和结构。它是一种结构化的语言，可以用于描述数字电路的时序和组合逻辑。 Verilog和C/C++语言类似，关键字（或关键词）也叫保留字，Verilog中有许多关键字，其中always、and、assign、begin、buf、bufif0和bufif1是常用的关键字。在Verilog HDL中，所有的关键字是事先定义好的确认符,用来组织语言结构。关键字是用小写字母定义的,因此在编写原程序时要注意关键字的书写,以避免出错。下面是Verilog HDL
Verilog语法入门 （一） 数值表示，数据类型及运算符
EfunStudy的博客
07-06 2589
一些Verilog的基础知识点，下一次开始介绍模块的结构框架和时序结构。
【 Verilog HDL 】寄存器数据类型（reg）与线网数据类型（wire，tri）
Reborn Lee
09-19 1万+
寄存器数据类型 Verilog中规定，凡是在程序块中被赋值的变量，都必须是寄存器类型的。（程序块：例如always块） 这里未免还是会让人产生疑惑？寄存器数据类型的变量最后一定会被综合成寄存器吗？ 对应于实际的数字电路中，如果该程序块描述的是时序逻辑，则该寄存器变量对应为寄存器；如果该程序块描述的是组合逻辑，该寄存器变量对应为硬件逻辑；如果该程序块描述的是不完全组合逻辑，那么该寄存器变量...
verilog HDL硬件语法设计包括算术运算三人表决器Verilog的阻塞和非阻塞赋值源码例程quartus13.1工程合集
最新发布
04-26
02 Segled （Verilog的基础知识和基础语法实验，用于讲解说明Verilog的端口声明、数据类型定义、关键字使用等基础知识） 03 Structure （Verilog的结构化描述方式实验，使用Verilog的结构化描述方方来实现三人表决器...
Verilog语法极简手册.pdf
04-17
Verilog语法极简手册，介绍Verilog HDL词法、数据类型、算术运算，赋值语句、进程语句等。
IC工程师入门必学，Verilog零基础入门教程
coachip的博客
11-15 1593
一般在HDL语言中，Verilog相对来说更加易学、易用，已经超过了80%的行业覆盖率，并且运用也非常广泛。基本上所有流行的综合器、仿真器都支持Verilog HDL，所以Verilog也就成为了IC工程师入门必学，接下来IC修真院就来为大家来具体介绍一下Verilog。
【Verilog】数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）
m0_60511809的博客
01-08 1205
在数值中，下划线符号“_”除了不能放于数值的首位外，可以随意用在整型数与实型数中，它们对数值大小没有任何改变，只是为了提高可读性。x或z在二进制中代表1位x或z，在八进制中代表3位x或z，在十六进制中代表4位x或z，其代表的宽度取决于所用的进制。在Verilog HDL中，参数是一个非常重要的数据类型，属于常量，在仿真开始之前就被赋值，在仿真过程中保持不变。reg型变量是最常见也是最重要的寄存器型数据类型，它是数据储存单元的抽象类型，其对应的硬件电路元件具有状态保持作用，能够存储数据，如触发器、锁存器等。
04 verilog基础语法-数据类型、常量及变量
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-05 3333
一、学习内容（下半部分） 二、数据类型 三、常量 （1）整数型变量 （2）x和z （3）负数 （4）符号常量（parameter和localparam） 四、变量 （1）nets型变量 （2）register型变量 （3）memory型变量（数组） 五、思考和小结 （1）思考 （2）小结
【FPGA】Verilog 基础速览 | 数据类型 | HDL常数声明 | Timescale | 操作符 | 阻塞语句 | 非阻塞语句
⚡ 柠檬叶子团队
01-02 872
本章将对 Verilog 进行简要介绍，并对其基本特性进行讲解说明。之后，我们将按步骤演示如何使用 Vivado 创建简单项目。手动实践部分将根据我们提供的 .v 和 .tb 代码，跟着步骤跑出 Simulation 结果即可。
Verilog的基础知识
热门推荐
浮若于心
06-20 3万+
Verilog的基本介绍: 硬件描述语言发展至今已有二十多年历史，当今业界的标准中（ IEEE标准）主要有VHDL和Verilog HDL 这两种硬件描述语言。 一个设计往往从系统级设计开始，把系统划分成几个大的基本的功能模块，每个功能模块再按一定的规则分成下一个层次的基本单元，如此一直划分下去。自顶向下的设计方法可用下面的树状结构表示： 主要功能 1, 基本逻辑门，例如and 、 or 和nand 等都内置在语言中。 2, 开关级基本结构模型，例如pmos 和nmos 等也被内置在语言中.
[Verilog HDL ]数电语法
YaoJinTao2003的博客
06-05 1459
[Verilog HDL ]数电语法
a verilog hdl -baijiahao
07-13
### 回答1： Verilog HDL 是一种硬件描述语言 (HDL)，它主要用于描述数字电路和系统级集成电路 (System-on-Chip, SoC) 的行为和功能。它是一种高级语言，常用于硬件设计和仿真。使用 Verilog HDL，设计人员可以描述数字电路的逻辑功能和时序特性，然后使用仿真器进行验证和调试。 在 Verilog HDL 中，我们可以使用不同的关键字和语法来创建模块、端口、端口方向、数据类型、信号赋值等。模块是 Verilog HDL 中的基本单位，它可以包含多个输入和输出端口。端口定义了模块与其他模块之间的通信接口。端口方向可以是输入 (input)、输出 (output) 或双向 (inout)，用于指定数据的流向。数据类型包括整数 (integer)、实数 (real) 和位 (bit)，不同的数据类型用于表示不同的数据。信号赋值用于将数值或逻辑表达式赋予给信号。 Verilog HDL 还支持层次化设计和模块化开发。通过将整个系统划分为多个模块，可以提高设计的可维护性和可重用性。模块之间可以通过端口连接和信号赋值实现数据传输和通信。 Verilog HDL 还具有强大的编译和仿真工具支持，如常用的 Xilinx ISE、Mentor Graphics ModelSim 等。这些工具可以将 Verilog HDL 代码编译成目标设备的配置文件，然后进行仿真和验证。通过仿真，我们可以验证设计的正确性和功能。 总的来说，Verilog HDL 是一种用于描述数字电路和 SoC 的硬件描述语言，它具有丰富的语法和语义，支持层次化设计和模块化开发，通过编译和仿真工具可以实现设计的验证和验证。 ### 回答2： Verilog是一种硬件描述语言（HDL），用于设计和实现数字电路。它是一种硬件描述语言，用于描述数字系统的行为和结构，并用于验证和生成模拟和数字电路。 Verilog可以被用于设计各种数字电路，包括处理器、存储器、控制器和其他集成电路。它被广泛应用于数字系统设计和验证领域，尤其是在硬件加速和嵌入式系统开发中。Verilog具有强大的建模和仿真能力，便于开发人员对数字系统进行建模、仿真和调试。 Verilog HDL支持结构化编程，可以用模块化的方式设计电路。每个模块可以包含输入、输出和内部信号，并定义模块的行为和逻辑。通过将模块相互连接，可以构建较大的数字系统。 Verilog HDL还具有丰富的语言元素，包括逻辑运算、控制结构、分支、循环和延迟元素，使开发人员能够以可读性强的方式描述电路的行为。 Verilog HDL在电子设计自动化工具中得到了广泛的应用。这些工具可以将Verilog代码综合为门级描述，然后使用此描述进行布局、布线和物理验证。此外，还可以使用仿真工具对Verilog代码进行验证，以确保电路的正确性。 总之，Verilog HDL是一种强大而灵活的硬件描述语言，用于设计和实现数字电路。它在数字系统设计和验证领域具有广泛的应用，并为开发人员提供了丰富的建模和仿真能力。 ### 回答3： Verilog HDL（硬件描述语言）是一种用于设计和描述数字逻辑电路的语言。它具有与硬件相关的特性和生产力增强功能，被广泛应用于数字逻辑设计和FPGA（可编程逻辑门阵列）工程中。 Verilog HDL 提供了一种有效的脚本化方法，使工程师能够描述电路的功能和结构。使用Verilog HDL，我们可以描述和设计包括寄存器、门、触发器、复杂的计算单元等在内的各种数字电路。 通过使用Verilog HDL，我们可以实现从简单的逻辑门到复杂的计算系统的设计。此外，它也支持分层设计，这意味着我们可以将电路划分为模块并在更高的层次上组合和连接这些模块。 通过建立逻辑关系和时序约束，Verilog HDL 可以生成完整的电路图，这可以帮助设计师进行系统级验证和功能验证。此外，Verilog HDL 也可以与其他验证工具（如模拟器、综合器和布线工具）集成，以确保设计的正确性和可靠性。 总的来说，Verilog HDL 是一种强大的硬件描述语言，用于描述和设计数字逻辑电路。它具有并行处理能力和层次化设计的优势，并与其他工具集成，以实现可靠而高效的数字电路设计。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值