​Zedboard-一些常见的IP核整理（AXI-Interconnect和AXI VDMA）​

最新推荐文章于 2024-03-27 17:11:26 发布
最新推荐文章于 2024-03-27 17:11:26 发布
阅读量2.1k 收藏 11
点赞数 1
原文链接：https://blog.csdn.net/juxianliyu/article/details/43534621?utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromMachineLearnPai2%7Edefault-4.control&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommend
版权

雄关迈步 2015-02-05 19:54:43  16069  收藏 23

 一些常见的IP核整理（AXI-Interconnect和AXI VDMA）

AXI-INTERCONNECT

这个IP核是经常用到的，当我们在PL中增加某些IP核时，默认的选项是自动连接到processing_system_v7_0中，而选择这个后，会自动生成一个AXI INTERCONNECT将GP0或者GP1和IP核连接在一起，那么具体AXI-INTERCONNECT是做什么的呢？

在赛灵思提供的官方文档PG059中，它是这样描述的：

AXI Interconnect核心连接1个或者多个AXI内存映射的控制设备到1个或者多个内存映射的从设备中，另外，它格外强调AXI interconnect核心仅仅进行内存映射的设备之间的传输。

AXI Interconnect核由许多IP核实例组成（基础的IP核）

AXI 允许任意AXI 主或从设备连接到它上，另外可以定制数据宽度、时钟频率和AXI子协议(AXI4,AXI3），这些基础IP核包括：

AXI Crossbar 连接一个或多个类似的AXI内存映射主设备到一个或多个相似的从设备

AXI数据宽度转换器

AXI时钟转换器：转换不同时钟

AXI协议转换器：AXI4、AXI3或者AXI4-LITE之间的转换

AXI数据FIFO

AXI寄存器切片

其中最核心的是AXI Crossboar。

I/O 信号

比较重要的是两个信号：一个是ACLK，另一个是ARESETN

分别是Crossbar的时钟输入信号和复位信号（低有效）

AXI VDMA：

提供内存和AXI流视频类型的目标外设之间的高带宽存储访问，这类目标外设包括支持AXI4-流视频协议的设备。初始化、状态和管理寄存器通过AXI4-Lite从接口访问。

很多视频应用需要帧缓冲来处理帧速率变化，图像尺寸变化（拉伸），AXI VDMA被设计用来允许AXI4-流接口和AXI4内存映射接口之间的高带宽访问

    图1-1说明了AXI VDMA之间的数据通路

寄存器通过AXI4-Lite接口配置完之后，控制/状态逻辑块生成合适的命令给Datamover来初始化AXI4内存映射控制接口的写和读命令。

一个可配置的异步行缓冲用来处理内存映射和流处理接口的不同频率之间的差异。

在写通道上，AXI VDMA在AXI4-流从属接口上接收帧并把它写入到使用AXI4内存映射控制接口的系统内存中。写通道即是S2MM通道。

在读通道上，AXI VDMA使用AXI4内存映射控制接口来从系统内存中读取帧数据，并把它输出到AXI4流控制接口上。读通道指的是MM2S通道

另外有一个三帧缓冲例子，三帧缓冲或者删除/增加帧同步器是一个AXI VDMA的常见应用。三帧缓冲能够被用来在两个不同的时钟域间不间断的传递图像帧，一般的三帧缓冲使用3个不同帧存储来写或者读内存，在任何时候都不允许读写相同位置的帧数据，这样就避免了传输间断。

ZYNQ学习之路3. 定制AXI IP核

 ZYNQ最大的优点就是硬核A9处理器与FPGA的结合，处理器可以扩展出任何使用者想要的外设(数字逻辑外设)，FPGA与处理器通过AXI高速总线进行连接，提供了处理器到FPGA的高速带宽(ZYNQ7000最高8Gbps)。AXI总线协议相当复杂，好在Xilinx提供了AXI的打包工具，开发人员只需要在指定的位置添加自己的逻辑功能代码即可，极大的简化了开发过程。ZedBoard推出的官方例子中已经介绍了如何将Xilinx做好的AXI总线IP（如AXI_Timer、AXI_GPIO等）添加到工程中，而下面就让我们一起来自己编写一个简单的AXI总线设备——读取板上的4个Swtich状态，并控制3个LED的外设。

一. 建立LED和开关的AXI IP核

首先查看开发板的原理图，确定LED和开关的引脚：

        根据原理图，确定引脚为：

表1. LED和开关引脚
元件    LED_R    LED_G    LED_B    SW1    SW2    SW3    SW4
引脚    R14    Y16    Y17    R19    T19    G14    J14
1.1 在vivado开发环境里新建一个LED_AXI的工程，并生成一个名为system的Block Diagram文件

  再添加ZYNQ7 Processing System内核系统到这个原理图中，创建好的vivado工程及Bloack Diagram如下：

  双击ZYNQ7 Processing System，配置ZYNQ的DDR为MT41K256M16 RE-125

  配置MIO48，MIO49为uart1的引脚

1.2 下面开始创建自定义的LED和开关IP核

        点击菜单Tools->Create and Package IP...

        点击next, 选择Create a new AXI4 peripheral项，上面三个是将当前工程打包。

        修改IP的名称和存放位置：

        这里显示了AXI总线接口的名字，接口时Slave, 数据位宽为32位，IP寄存器是4个，点击finish完成设计。

        打开IP Catalog界面，我们可以看到LED_IP_v1.0，此时这个IP不具备任何功能。

        右键选中LED_IP_v1.0，然后选择Edit in IP Packager项。点击OK，软件会打开另外一个vivado窗口对这个IP进行编辑

       双击顶层文件LED_IP_V1_0.v打开，在下图的位置添加LED和开关的引脚端口定义：

        在顶层文件LED_IP_V1_0.v的下面位置对LED和开关引脚例化：

        打开LED_IP_v1_0_S00_AXI.v文件，在以下位置添加LED和开关的引脚端口定义：

        屏蔽AXI总线对slv_reg0的操作。对于寄存器来说，输入端口不能自行拉低或拉高，所以写操作无效，必须屏蔽。

        在程序的最后注释(//Add user logic here)位置添加代码，实现自己的逻辑功能，以下代码的意思是根据slv_reg0读取开关的状态，slv_reg1设置LED的状态。如果看不懂建议再回顾以下verilog基础吧！

<span style="color:#33cc00;">// Add user logic here</span>
always @( posedge S_AXI_ACLK )
begin
    if ( S_AXI_ARESETN == 1'b0 )
    begin
        LED  <= 0;
    end 
    else
    begin    
        LED <= slv_reg0[2:0]; 
    end
end    
always @( posedge S_AXI_ACLK )
begin
    slv_reg0[3:0] <= SWITCH;
end    
<span style="color:#33cc00;">// User logic ends</span>

always @( posedge S_AXI_ACLK )
begin
    if ( S_AXI_ARESETN == 1'b0 )
    begin
        LED  <= 0;
    end 
    else
    begin    
        LED <= slv_reg0[2:0]; 
    end
end    
always @( posedge S_AXI_ACLK )
begin
    slv_reg0[3:0] <= SWITCH;
end    
// User logic ends
        编译LED_IP_v1_0这个项目，确保没有错误。

        双击IP-XACT下的component.xml文件，点击ports and interfaces项，点击merge changesfrom ports and Interface wizard。

        在窗口中多出了我们在程序中定义的端口：

        再对其他没有打钩的file groups点击Merge changes from file groups wizard来更新文件和驱动。

        选择Review and Package项，然后点击Re-Package IP按钮技术IP核的设计。

        到此为止，自定义的IP和设计完成了，关闭IP核的vivado工程回到LED_AXI的工程中来。

1.3 回到LED_AXI工程中设计系统原理

        在Diagram窗口中搜索LED会出现刚才自定义的IP核：LED_IP_v1.0.

        双击LED_IP_v1.0添加，点击Run Connection Automation，选中All automation进行总线的自动连接。

        点击Run Block Automation后完成系统的设计，最后原理图如下所示。

        此时LED和SWITCH的引脚并没有自动产生为外部的port，这里需要手动设置这些引脚为外部引脚，右键选中LED，选择make external

        在Source窗口中选择system.bd，右键点击并选择Generate output Projects和Create HDL Wrapper选项进行操作，完成之后如下图所示：

        编译后配置引脚约束，然后综合生成Bitstream文件。

        导出硬件：选择菜单File->Export->Export Hardware...导出，勾选include bitstream。

        导出硬件后，选择菜单File->Launch SDK, 启动SDK开发环境，进行裸机驱动编写验证IP的正确性。

二. SDK软件编程

2.1 在SDK环境里重新新建一个名为LED_test的工程，软件会自动创建一个LED_test_bsp的工程，项目使用HelloWorld为模板，新建好的工程如下：

        同样的，为了能使用串口输出到终端，需要设置BSP工程的属性，指定终端标准输入输出为串口1，而不是默认的串口0。

2.2 修改LED_test工程的helloworld.c, 代码如下：

#include <stdio.h>
#include "platform.h"
#include "xil_printf.h"
#include "xparameters.h"
#include "LED_IP.h"
#include "xil_io.h"
#include <stdlib.h>
 
//look up in address editor
#define LED_BASEADDR    0x43C00000
int reg_led, reg_switch;
 
int main()
{
    int i = 0;
    init_platform();
 
    printf("======= AXI IP Test ======\n\r");
    printf("Read Switch register...\n");
    printf("Light on R G B LED...\n");
 
    while(1)
    {
         reg_switch = LED_IP_mReadReg(LED_BASEADDR, 0);//Switch status
         printf("switch=0x%0x i =%d\n",reg_switch, i);
         LED_IP_mWriteReg(LED_BASEADDR, 4, i);
         i++;
         if(i>=8) i = 0;
         sleep(1);
    }
 
    cleanup_platform();
    return 0;
}
//look up in address editor
#define LED_BASEADDR    0x43C00000
int reg_led, reg_switch;

int main()
{
    int i = 0;
    init_platform();

    printf("======= AXI IP Test ======\n\r");
    printf("Read Switch register...\n");
    printf("Light on R G B LED...\n");

    while(1)
    {
         reg_switch = LED_IP_mReadReg(LED_BASEADDR, 0);//Switch status
         printf("switch=0x%0x i =%d\n",reg_switch, i);
         LED_IP_mWriteReg(LED_BASEADDR, 4, i);
         i++;
         if(i>=8) i = 0;
         sleep(1);
    }

    cleanup_platform();
    return 0;
}
        再这里简要介绍一下驱动代码，LED_BASEADDR的是LED AXI总线挂载在处理上的地址，这个地址在添加AXI外设时软件会自动分配一个地址，默认是0x43c00000，也可以在软件的Address editor中编辑自定义的地址，但必须是AXI外设地址空间范围内。LED_IP_mReadReg函数是读取自定义AXI外设的寄存器数值，相应的LED_IP_mWriteReg是写AXI外设寄存器值，第一个参数是AXI外设的基地址，第二个参数是地址偏移，在设计verilog逻辑代码是，开关使用的是slv_reg0，所以读取开关状态是0偏移地址，而LED是slv_reg1，地址偏移是4。这里的两个读写函数都是由SDK软件自动生成，当然也可以自己实现这两个函数，那么久需要用到系统库函数读写寄存器。

2.3 下载调试

        首先需要下载FPGA的程序，点击菜单Xilinx Tools->Program FPGA:

        再右键选择LED_test, 点击Run as->1 launch on hardware. 在串口终端中显示如下：

        同时RGB三色灯呈现8种颜色循环闪烁。到处位置，FPGA中的LED和开关的IP核创建完成。

三. Linux下的IP核驱动及应用

3.1 在Eclipse中配置Linux驱动程序开发环境，配置方法参考前面的《Eclipse开发ZYNQ驱动程序》教程，编写代码如下：

#include<linux/module.h>
#include<linux/kernel.h>
#include<linux/init.h>
#include<linux/cdev.h>
#include<linux/fs.h>
#include <linux/ioctl.h>
#include<linux/types.h>
#include<linux/delay.h>
#include <linux/miscdevice.h>
 
#include <linux/gpio.h> //gpio 操作函数
#include <asm/io.h> //io读取函数
#include <asm/uaccess.h>
 
#define DEVICE_NAME "LED"
#define LED_MAJOR 252
#define LED_MINOR 0
 
#define LED_BASEADDR    0x43C00000
unsigned int* LED_Address = 0;
 
int led_open(struct inode* inode,struct file* pfile);
int led_release(struct inode* inode,struct file* pfile);
int led_ioctl(struct file* pfile,unsigned int cmd,unsigned long arg);
 
static const struct file_operations led_fops =
{
    .owner = THIS_MODULE,
    .open  = led_open,
    .release = led_release,
    .unlocked_ioctl = led_ioctl
};
 
int led_open(struct inode* inode,struct file* pfile)
{
    printk("Open\n");
    LED_Address = ioremap(LED_BASEADDR + 4,4);
    return 0;
}
 
int led_release(struct inode* inode,struct file* pfile)
{
    iounmap((void*)(LED_BASEADDR + 4));
    printk("LED release\n");
    return 0;
}
 
int led_ioctl(struct file* pfile,unsigned int cmd,unsigned long arg)
{
    printk("ioctl\n");
    *LED_Address = arg;
    return 0;
}
 
static struct miscdevice LED_misc =
{
    .minor = MISC_DYNAMIC_MINOR,
    .name = DEVICE_NAME,
    .fops = &led_fops,
};
static int __init led_init(void)
{
    int ret;
    ret = misc_register(&LED_misc);
    if(ret)
    {
        printk("Error:misc_register failed!\n");
        return 0;
    }
    printk("LED module register successfully!\n");
    return 0;
}
 
static void __exit led_exit(void)
{
    misc_deregister(&LED_misc);
    printk("Exit module\n");
}
 
MODULE_AUTHOR("Xiong.guo");
MODULE_LICENSE("Dual BSD/GPL");
 
module_init(led_init);
module_exit(led_exit);
        此处驱动不做过多的解释，因为这是最简单的Linux驱动程序了。编译驱动模块，得到ZYNQ_LED.ko文件。

3.2 在Eclipse中新建C++工程，配置方法见其他教程，编写LED的测试程序，代码如下：

#include <sys/types.h>
#include <sys/stat.h>
#include <fcntl.h>
#include <sys/ioctl.h>
#include <unistd.h>
#include <stdio.h>
#include "stdlib.h"
 
int main(int argc, char *argv[]){
    int fd;
 
    int i = 0;
    printf("ZYNQ LED driver\n");
    fd = open("/dev/LED",0);
    if(fd < 0)
    {
        printf("can't open LED\n");
        return 0;
    }
 
    while(1)
    {
        for(i=0;i<8;i++)
        {
            ioctl(fd,i,i);
        sleep(1);
        ioctl(fd,i,i);
        sleep(1);
        }
    }
 
    close(fd);
    printf("exit led\n");
 
    return 0;
}
        编译程序得到LED_test文件。

3.3 运行程序测试，开发板与Ubuntu系统通过NFS文件传输，将ZYNQ_LED.ko和LED_test两个文件放入NFS的根目录下，在开发板的终端挂载nfs的目录到/mnt目录下，则接着可以加载模块并运行程序：

$ cd /mnt/
$ insmod ZYNQ_LED.ko
$ ./LED_test
        运行程序后，开发板上的三色LED循环闪烁，查看/dev目录，可以看到系统文件中多了一个名为LED的文件，这个便是刚才的驱动程序所建立的文件节点。

四. 总结

        本文详细介绍了如何在ZYNQ7000中一步一步的建立自定义的IP核，并在裸机环境使用仿真器进行验证，在裸机运行无误的情况下再在Linux系统中编写驱动程序进行测试，以及Linux应用程序的测试。在以后的教程中大致上都是这样一个调试步骤，FPGA->逻辑仿真->裸机调试->Linux驱动->Linux应用，至此，ZYNQ SOC的开发流程基本都已经熟悉吧！
————————————————
版权声明：本文为CSDN博主「亦梦云烟」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/u010580016/article/details/80448063

qq_28541715
关注
  • 1
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA（Xilinx）常用IP核
01-28
FPGA（Xilinx）常用IP核
常用IP核
cpongo881
07-15 890
前言 记录自己用到的模块，随时补充。 主要分类： 一、常用模块 1-FIFO FIFO分为两种，一是输入输出时钟相同（Common clock）的 fifo ;二是输入输出时钟不相同（Independent clocks） FIFO常用于：跨时钟域操作和数据位宽转换。例如：两个独立的时钟域，独立的数据位宽，可以利用一个FIFO进行连接 比如FIFO的一...
AXI4-Stream Interconnect IP核（1）——原理
最新发布
apple_53311083的博客
03-27 1451
AXI4-Stream Interconnect 是复杂片上系统（SoC）和现场可编程门阵列（FPGA）应用设计中的关键组件，它负责在系统内部不同模块之间路由数据流。AXI4-Stream协议是ARM引入的AMBA（高级微控制器总线架构）规范中的AXI（高级可扩展接口）家族的一部分。AXI4-Stream专为高速、单向数据传输而设计，用于主从组件间的数据传输，无需地址。
IP核
akjsdhg的专栏
08-08 711
IP核  IP核概述 利用IP核设计电子系统，引用方便，修改基本元件的功能容易。具有复杂功能和商业价值的IP核一般具有知识产权，尽管IP核的市场活动还不规范，但是仍有许多集成电路设计公司从事IP核的设计、开发和营销工作。IP核有两种，与工艺无关的VHDL程序称为软核；具有特定
AXI Interconnect
canchen0720的博客
12-22 5024
这里写自定义目录标题AXI InterconnectAXI crossbarAXI Data Width ConverterAXI Clock converterAXI Protocol ConverterAXI Register SliceAXI Data FIFOAXI MMU AXI Interconnect Xilinx AXI Interconnect IP包含多个LogiCORE IP实例(基础架构核)的分层设计块，这些LogiCORE IP在 AXI Interconnect IP配置期间被配
常用IP核-FIFO
TMDBYC的博客
12-18 984
以intel-altera quartus为例 FIFO1. IP核例化2. 生成结果 1. IP核例化 呼出IP窗口： 找到FIFO IP 设置路径和文件名，然后点击ok 建议所有ip放在项目目录下的某个固定位置，并为每个ip建个文件夹 ip的*.v文件名应当能够表明ip类型： FIFO配置界面 虽然界面上端显示共8页，但各页针对不同配置，并不是8页都能看到。 同步时钟一路next出现 ...
ds768_axi_interconnect.rar_AXI_axi-interconnect_axi_interconnect
07-14
XILINX FPGA AXI总线互联IP datasheet， 用该IP可构建高速片上系统。内容包括了IP配置的说明等
fpga axi-can ip核数据手册
06-07
fpga axi-can ip核数据手册
pg020-axi-vdma-linux-axivdma
02-21
AXI Video Direct Memory Access v6.2 LogiCORE IP Product Guide--VIVADO官方IP核AXI DMA数据手册
zedboard-axi-dma-master
02-25
在zed下实现的axi dma数据传输，压缩包里包含了实现的详细代码
zedboard-axi-dma:在ZedBoard上演示AXI DMA引擎
05-08
Zedboard-AXI-DMA ZedBoard上的AXI DMA引擎演示项目要求该项目是为Vivado 2020.2设计的。 如果使用的是Vivado的旧版本，则必须使用该存储库的旧版本。 请参阅以查找到该存储库旧版本的链接。 维瓦多2020.2 葡萄2020....
pg059-axi-interconnect_fpga_pg059_axiinterconnect_AXI_
09-29
xilinx AXI桥IP核使用说明文档，介绍AXI 桥的使用方法
AXI interconnect IP核的说明及用法
QUACK_G的博客
07-21 1万+
AXI interconnect可以对AXI总线进行管理，支持多个主机采用AXI总线访问从机，或者一个主机访问多个从机。真正实现了总线通信，N Master模块与M Slave模块的通信，减少了相互间通信的复杂度，内部实现时钟域转换，不需要外部的过度干预，内部可实现FIFO等，免去了很多场景下需要FIFO，Register，位宽转换，协议转换的需求。.........
IP核的分类
口口JM的博客
03-09 5927
IP核IP(Intelligent Property)核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。到了SOC阶段，IP核设计已经成为ASIC电路设计公司和FPGA提供商的重要任务，也是其实力体现。对于FPGA开发软件，其提供的IP核越丰富，用户的设计就越方便，其市场占用率就越高。 IP(Intellectual P
ZYNQ-AXI Interconnect IP介绍
Vuko_Coding Zone
04-20 6374
部分IP介绍 基础架构IP 基础的IP是用于帮助组装系统的构建块。基础架构IP往往是一个通用IP，它使用通用的AXI4接口在系统中移动或转换数据，而不解释数据。 这些基础的IP各自有自己的常用的功能，下面列举出一部分AXI接口的基础构架IP。 ° AXI Register slices (for pipelining)用于流水线操作。 ° AXI FIFOs (for buffering/clock conversion)用于缓存和时钟转换。 ° AXI Interconnect IP and AXI Sm
AXI Interconnect简明使用方法记录
热门推荐
一个早起的程序员
09-02 1万+
最近需要用到AXI接口的模块，xilinx的IP核很多都用到了AXI总线进行数据和指令传输。如果有多个设备需要使用AXI协议对AXI接口的BRAM进行读写，总线之间该如何进行仲裁，通信？ 这里我们注意到，Vivado有一个叫做AXI Interconnect(RTL)的IP核，这个IP核可以实现上述功能。 本文将简单讲解AXI Interconnect IP核的使用方法，设计到Vivado的Block Design，仿真等知识运用。 为了简化整体例子的复杂度，整个测试工程项目采用了两个措施： 使用B
Xilinx AXI Interconnect
StephenZhou
01-09 1万+
目录 0、绪论 1、AXI Crossbar 1.1、几种可以选择的Crossbar 互联结构 1.1.1、Crossbar mode (Performance Optimized) 1.1.2、Shared Access mode (Area optimized) 2、AXI Data Width Converter 3、AXI Clock Converter 4、AXI Pr...
axi4-stream fft 的ip核
03-16
以下是关于AXI4-Stream FFT IP核的一些介绍： 1. AXI4-Stream接口：AXI4-Stream是一种用于高性能数据传输的接口协议。AXI4-Stream FFT IP核通过AXI4-Stream接口与其他模块进行数据传输。 2. 快速傅里叶变换（FFT）...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值