计算机组成原理（国家电网）

阅读声明：本文主要针对本人知识漏洞

视频文件格式：AVI、MOV、MPG

音频文件格式：WAV

图像文件格式：JPG、PNG

DPI：图像每英寸长度内的像素点数

JPEG压缩技术是对静止图像进行压缩

MPEG压缩技术是对运动图像进行压缩

世界上第一台计算机是美国的ENIAC

世界上第一台采用冯诺依曼体系结构的计算机是EDSAC

硅谷---通用计算机的发源地

ASCII码值：空格---32；数字“0”---48；字母“A”---65；字母“a”---97

注意不同的寻址方式和扩展码目的的区分

-不同的寻址方式：缩短指令空间，扩大寻址范围

PC上连接硬盘的接口有IDE接口、SATA接口

第一章 计算机系统基础

1	计算机系统结构的层次结构：应用-高级-汇编-操作系统-传统语言-微程序-硬件逻辑

2.高级语言翻译成低级语言

解释：逐条翻译并立即执行

编译：一次性翻译，可多次执行

3.未来计算机的发展趋势是巨型化、微型化、网络化、智能化、多媒体化

4.广播操作：读操作：多个主方对一个从方

写操作：一个主方对多个从方

5	计算机所用的基本器件： 第一代 电子管 第二代 晶体管 第三代 中小规模集成电路 第四代 超大规模集成电路

6.正逻辑：用高电平表示1，用低电平表示0

负逻辑：用高电平表示0，用低电平表示1

第二章 数据的机器级表示和运算

1.正数：原码、反码、补码相同

负数：反码---原码符号位不变，其余位取反

补码---原码符号位不变，其余位取反加1

2.浮点数：尾数--原码   阶码（指数）--补码

3.IEEE754浮点数的格式（数符、阶码、尾数数值、偏置值）

（1）短浮点数：1   8   23   127

（2）长浮点数：1   11  52  1023

（3）临时浮点数：1   15   64  16383

4.当基数为4时，尾数的最高两位不全为零的为规格数

5.海明码

（1）当使用海明码来检出并纠正一位错时，有效代码位数n和校验代码位数k之间的关系

应满足≥n+k+1

（2）根据纠错理论：码距（L）-1=检错位数（D）+纠错位数（C）

注意：2位检错或1位纠错比较特殊，码距为3

6.原码、补码乘除：

（3）原码除法（不恢复余数法）：余数为正商1，为负商0

（4）补码除法（加减交替法）：余数与除数同号相减，异号相加

余数与除数同号商1，异号商0

7.舍入是浮点数的概念，定点数没有舍入的概念

浮点数舍入的情况有两种：对阶和右规格化

8.有符号数的移位称为算术移位，无符号数的移位称为逻辑移位

9.上溢01，下溢10---右规

第三章 多级层次的存储结构

1	不同编码，中英文（包括标点）所占字节数不同。 （1）ASCII码：一个英文字母（不分大小写）占一个字节的空间，一个中文汉字占两个字节的空间。 （2）UTF-8编码：一个英文字符等于一个字节，一个中文等于三个字节。 （3）Unicode编码：一个英文等于两个字节，一个中文等于两个字节。

2.芯片引出线的最小数目：地址线、数据线、片选线、读写控制线（1-2根）

3	归零制（RZ）: 记录密度不高，目前很少使用； 调相制（PM）: 在磁带存储器中用的较多； 调频制（FM）: 被广泛应用在硬磁盘和软磁盘中；

4.计算机断电后，CPU寄存器、Cache高速缓冲存储器、RAM、显卡存储器中的内容均会丢失，只有ROM的内容不会丢失

5.地址译码器在主存中

6.组相联映射方式下，主存地址分为三部分，依次为Tag（标记）、组号（Index）和块内地址（Offset）

虚拟存储器常用的地址映像方式是全相联映射

Cache存储器常用的地址映像方式是组相联映像

7.计算机中采用无符号数表示地址

8.哈佛（Harvard）结构的指令和数据是完全分开存储的

9.RAM和ROM都可以用来构成主存储器，通常使用ROM存放系统程序、标准子程序和各类常数等，RAM则是为用户编程而设置的

10.磁表面存储器记录信息是利用磁性材料的磁滞回归线特性

第四章 指令系统

1	指令系统采用不同寻址方式的目的： 缩短指令长度、扩大寻址空间、提高编程灵活性

2.RISC机器一定是流水CPU，流水CPU不一定是RISC机器

3	基址寻址：用于程序的动态重定位，程序的相对地址，加一个偏移量作为基址 变址寻址：用于数组寻址； 寄存器间接寻址：用于循环程序； 相对寻址：用于程序浮动；

4.直接执行微指令的是硬件

5.微程序控制器中的控制存储器一般由只读存储器（ROM）构成，用来存放实现整个指令系统的所有微程序

6.微指令格式由操作控制和顺序控制两部分组成

7.隐含寻址---堆栈和累加器

零地址运算类指令---均来自堆栈

8.寄存器-寄存器（RR）型指令

寄存器-主存（RS）型指令

主存-主存（SS）型指令

第五章 中央处理器

1	Cache的写策略： （1）写命中：写直达法（全写法）---写入cache，也写入主存 写回法---只写入cache，仅当数据被替换出cache时才写回主存 （2）写不命中：写分配法---先将主存块调入cache中，再将数据写入已调入cache的块中 非写分配法---只写入主存 注：非写分配法通常与全写法合用，写分配法通常和回写法合用

2	处理器是微型处理器的统称，微程序控制器为处理器内的一个组件，注意两者之间的区别 微指令的编码方式： 1、直接编码（直接控制）方式：每一位代表一个微指令操作命令，其特点是速度快，但操作控存容量极大，导致效率低下； 2、字段直接编码（显示编码）：将微指令的操作控制字段分为若干段，其特点是缩短了微指令的长度，但执行速度稍微减慢； 3、字段间接编码（隐式编码）：一个字段的某些为命令还需要另一个字段中的某些微命令来解释； 4、混合编码：直接编码与字段编码混合使用。

3	微指令的格式： 1.水平型微指令 一次能定义并执行多个并行操作 如直接编码、字段直接编码、字段间接编码，直接和字段混合编码 2.垂直型微指令 类似机器指令操作码的方式 由微操作码字段规定微指令的功能 两种微指令格式的比较： 1）水平型微指令比垂直型微指令并行操作能力强，灵活性强 2）水平微指令执行一条机器指令所要的微指令数目少，速度快 3）水平型微指令用较短的微程序结构换取较长的微指令结构 4）水平微指令与机器指令差别大

4	流水线技术： 超标量---多条独立指令 超长指令字---一条具有多个操作码字段的超长指令字 超流水线---划分更多的功能段，提高流水线主频

 5.用户可见的寄存器：通用寄存器、程序状态寄存器、程序计数器

用户不可见的寄存器：存储器地址寄存器、存储器数据寄存器、指令寄存器

6.多处理器

7.多处理机主要实现的是任务级并行

8.微型计算机的内存编址方式是按字节编址

9.若中央处理机处于“管态”，此时可以执行系统的全部指令

第六章 总线与输入输出系统

1	DMA的三种工作方式： ①CPU暂停（停止CPU访问主存）：适用于高速I/O设备实现成组数据的传送 ②周期挪用：适用于I/O设备的读写周期大于主存周期的情况 ③DMA与CPU交替访问：适用于CPU的工作周期比主存周期长的情况

2	常见的总线标准： PCI 总线：是一种32位或64位的并行总线，与处理器无关，采用猝发方式、集中仲裁，可以是主设备可以是从设备，系统中可以有多条 PCI 总线 EISA和ISA：并行总线

3

总线判优控制可分集中式和分布式两种 集中式总线仲裁： （1）链式查询---只需要很少几根线就能按一定优先次序实现总线控制，容易扩充设备。但对电路故障敏感，且优先级别低的设备可能很难获得请求。 控制线数量为3，包括1条总线请求线、1条总线允许线、1条总线忙线 （2）计数器定时查询---这种方式对电路故障不如链式查询方式敏感，但增加了控制线（设备地址）数，控制也较为复杂。 控制线数量为2+⌈⌉ ，包括1条总线请求线、⌈⌉ 条总线允许线，1条总线忙线 （3）独立请求查询---响应速度快，优先次序控制灵活（通过程序改变），但控制线数量多，总线控制更复杂。 控制线数量为2n+1，包括n条总线请求线、n条总线允许线和1条总线忙线 总线通信控制可分同步通信、异步通信、半同步通信和分离式通信

4	CPU的时序控制方式有同步控制、异步控制、联合控制和人工控制方式四种 CPU内部操作常采用同步控制方式，访问主存与外设常采用异步控制方式

5	程序查询方式只适用于那些 CPU 执行速度较慢，而且外围设备较少的系统。

6.DMA请求的优先级高于中断请求

7.输入输出系统的特点集中反映在异步性、实时性和设备无关性三项基本要求上

第七章 并行分布式处理系统