最新成果：用于模拟和混合信号布局设计的自动自适应 MOM 电容器单元生成

摘要

用于具有自适应电容的自动 MOM 电容器单元生成。 给定预期的电容值和可用的金属层，所提出的电容器单元生成方法可以产生具有最小面积和匹配电容的紧凑型 MOM 电容器单元。 与前人工作中非自适应电容的MOM电容单元相比，实验结果表明，所提出的自适应MOM电容单元生成方法可以在逐次逼近寄存器模拟中减少25%的芯片面积和20%的电容网络功耗。 数字转换器 (SAR ADC)。

背景

随着工艺技术的进步，更多的金属层可用于芯片设计和制造。 在现代设计应用中，金属氧化物-金属 (MOM) 电容器结构（例如手指 [2]、三明治 [6]、柱子 [3] 和榫眼 [1]）更可取，而不是应用 MIM 电容器。 这些 MOM 电容器的三个不同横截面的俯视透视图和侧视图如图 1 和图 2 所示。 分别如图 1(a)、(b)、© 和 (d) 所示。 与 MIM 电容器相比，MOM 电容器不仅具有较低的制造成本，而且由于先进的工艺节点中金属层数和金属宽度/间距的缩小，具有更高的电容密度。

在这些MOM电容器中，手指结构最容易以最高的电容密度实现。然而，其可能在路由之后在电容器网络中产生各种寄生，例如图2中的电路示例，从而导致意外的增益损失或更高的开关能量。相反，夹层结构，支柱结构和榫卯结构可以有效地减少一些不需要的寄生，并使路由更容易。但是，这三种结构要复杂得多，相应的电容密度不如指结构高。此外，它们不适应各种电容值，因为不容易调整这种复杂的三维 (3-D) 结构的尺寸。
与许多基于不同工艺技术的工艺设计套件 (PDK) 普遍支持的 MIM 电容器单元不同，MOM 电容器单元在 PDK 中很少可用。 因此，生成 3-D MOM 电容器的紧凑布局一直是一项手动、耗时且容易出错的任务。 以前的工作或现有工具都没有提出任何自动生成 MOM 电容器单元的方法，该方法适用于预期的电容值和可用的金属层。

具体方法

我们提出了第一种基于该结构的自适应高密度低寄生MOM电容器生成方法，如图1（e）所示，该方法是利用图1中指状结构的高密度特性设计的（ a）和图1（d）中榫眼结构的低寄生特性。 该结构由一组参数化的基本模式组成。 参数化基本模式 BPi 的宽度和长度分别由 wBP 和 lBPi 表示。 wBP 可以通过等式（1）计算，而 lBPi 针对不同的基本模式而变化。 当所有基本图案按长度升序排列时，第i个基本图案lBPi的长度可由式(2)表示，其中db为环的最小宽度，dc为手指宽度之和 和环内的最小间距。 图 3 显示了具有不同长度变体的参数化基本模式。 对于每个参数化的基本图案，我们沿手指和环周围放置尽可能多的通孔，同时满足设计规则约束。 除了不同基本图案的长度变化之外，每个基本图案还可以由不同数量的连续金属层组成，从而更好地适应产生具有任何给定电容值的各种电容器单元。

结论

我们基于相同的 TSMC 0.18um 工艺技术，实施并将提出的 MOM 电容器单元生成方法应用于最先进的寄生感知共质心二进制加权电容器布局生成流程 [1, 4]。 我们执行了布局后寄生参数提取和仿真，以评估 6-10 位电荷缩放 DAC 的 DNL、INL 和功耗。 表 1 比较了单位电容器的电容 (“CU”)、电容器网络的面积 (“Area”)、微分非线性 (“DNL”)、积分非线性 (“INL”) 和功耗 (“Power”) 每个电路由三种不同的电容器结构产生，包括 MIM [4]、Mortise-Tenon [1] 和这项工作。 实验结果表明，在满足电路性能规范的同时，我们可以根据本文提出的方法为电荷缩放 DAC 生产更小的单位电容器。 这不仅是因为所提出的 MOM 结构具有更高的电容密度，而且还因为我们的方法更能适应各种电容值。 因此，与 Mortise-Tenon 结构 [1] 相比，电荷缩放 DAC 的面积和功耗可分别进一步降低 25% 和 20%。

使用的布局 M. P.-H. Lin, V. W.-H. Hsiao, and C.-Y. Lin. 2014. Parasitic-aware sizing and detailed
routing for binary-weighted capacitors in charge-scaling DAC. In Proc. DAC. 1–6.