探索性能驱动的模拟 IC 布局的机器学习方法

摘要

摘要——模拟 IC 布局通常是一个耗时的手动设计过程。 尽管自动化模拟 IC 布局已经研究了几十年，但之前的大部分工作都集中在几何约束上。 因此，与手动设计相比，通常存在性能差距，这阻碍了自动化工具的广泛应用。 机器学习技术的最新进展为解决这个问题提供了机会。 在这项工作中，研究了几种用于模拟 IC 性能预测的机器学习技术，并进一步应用于性能驱动的布局。 几种放大器设计的仿真结果表明，所提出的方法可以实现类似于手动布局的性能，但速度要快几个数量级。

介绍

模拟 IC（集成电路）布局通常是手动设计过程。 这与其高度自动化的数字化对应物形成鲜明对比。 这种差异是由几个相互交织的因素造成的。 首先，布局对模拟电路性能的影响可能非常大，因为布局中会产生显着的 RC（电阻和电容）寄生。 在表 I 中，比较了 OTA（运算跨导放大器）设计的原理图（布局前）和布局后仿真的一些性能特征。 可以看出，布局会导致单位增益频率损失高达 22%。 其次，布局对性能的影响通常非常复杂，因此难以快速准确地估计。 最后但并非最不重要的一点是，模拟电路性能比数字电路具有更大的多样性，并且不同类型的模拟电路使用不同的性能指标。 例如，运算放大器关注增益、带宽和相位裕度，ADC/DAC（模数/数模转换器）关注线性度，评估PLL（锁相环）电路的建立时间。 总体而言，模拟 IC 布局需要经验丰富的设计人员执行多次试验布局迭代和仿真评估。 因此，它非常耗时并形成设计瓶颈。

自动化模拟 IC 布局已经研究了几十年 [1]。 然而，以前的大部分工作都集中在模拟 IC 的特殊几何约束上，例如对称性和公共质心 [2]-[7]。 尽管这些约束对于处理存在变化时的性能偏差是基本的，但它们远不足以实现所需的标称性能。 在[8]中通过将性能约束转换为几何约束来考虑模拟IC布局中的性能。 然而，多个性能特征之间的相互作用被简化，使得几何约束可能不必要地紧密，并且很难找到可行的解决方案。 [9] 的工作直接优化了模拟 IC 布局中的电路性能。 然而，性能是通过一个简单的线性模型估计的，该模型很难推广到模拟电路中的许多非线性行为。 在 [10]、[11] 中针对模拟 IC 布局确定并实施了与性能相关的特殊约束。 但是，这些特殊约束不适用于一般情况。 最近的一项工作 [12] 将神经网络应用于不同尺寸解决方案的布局迁移，而很少关注电路性能。 总体而言，自动化性能驱动的模拟 IC 布局技术远未得到充分研究或成熟到广泛应用。

在这项工作中，我们研究了一种机器学习方法来自动化性能驱动的模拟 IC 布局。 由于导线寄生在很大程度上取决于引脚之间的距离，因此布局会对电路性能产生一阶影响。 与基于约束的方法 [8]、[10]、[11] 不同，我们的方法直接优化了布局期间的电路性能。 此外，基于机器学习的性能模型可以处理非线性行为，因此优于 [9] 中使用的线性模型。 研究了不同的机器学习技术，包括 SVM（支持向量机）、神经网络和随机森林。 我们的工作做出以下贡献。

开发了基于机器学习的电路性能预测技术。
– 提出了特征选择和数据准备技术，以获得大量训练数据，几乎没有布局设计。
– 除了准确性和精确度之外，还研究了机器学习模型的保真度。 在 VLSI 电路设计中，关于机器学习模型保真度的研究很少，甚至没有。
• 提出了一种性能驱动的模拟IC 布局方法。 它可以直接优化模拟电路性能以及传统目标，包括线长、面积和对称约束等几何约束。
• 建议的方法应用于三种不同类型的OTA 设计的布局。 布局后仿真结果表明，所提出的方法比传统的自动布局实现了显着更好的性能。 它还可以达到类似于手动布局的性能，但速度要快几个数量级。