- 博客(1)
- 问答 (1)
- 收藏
- 关注
原创 [FPGA]Xilinx fifo IP核输入和输出位宽不同时的问题
fifo是先入先出,若依次输入两个8位数据0,1,2,3,4,5。那么fifo输出16位时哪个在前面,哪个在后呢?看出0先进入,出时先出,但是还要等1出来后,凑成16位再输出,此时先进入的为高位。fifo 输入位宽8位,输出位宽16。
2023-04-05 17:19:37
1017
1
空空如也
哪位大神给我解答一下???
2017-02-03
TA创建的收藏夹 TA关注的收藏夹
TA关注的人