- 博客(6)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 线性反馈移位寄存器（LFSR）
n个D触发器最多可以提供2^n-1个状态(不包括全0的状态)，为了保证这些状态没有重复，gn的选择必须满足一定的条件。选取的“某些位”构成的序列叫做抽头序列，理论表明，要使LFSR得到最长的周期，这个抽头序列构成的多项式加1必须是一个本原多项式，也就是说这个多项式不可约，比如。通过对事先选定的种子做运算使得人工生成的伪随机序列的过程，在实际中，随机种子的选择决定了输出的伪随机序列的不同，也就是说随机种子的选择至关重要。即D2D1D0=101；3)D触发器的个数越多，产生的状态就越多，也就越“随机”；
2024-01-07 22:21:40
625
原创 Verilog编写AXIToAHB转接桥
• 读事务和写事务分别均为顺序响应• 写地址通道和写数据通道可以不同时有效• 为了避免总线死锁，规定每个通道内– valid 置有效不能依赖于 ready 是否有效– ready 置有效可以依赖于 valid 是否有效AMBA（Advanced Microcontroller Bus Architecture）是ARM公司的一种总线架构，被广泛应用于嵌入式系统中。
2024-01-07 14:46:10
1210
原创 Verilog编写浮点加法器
32 位浮点数据格式: A = (- 1) S ×M ×2E-127。(3) 规格化,为增加有效数字的位数,提高运算精度,必须将求和 (差)后的尾数规格化。(2) 尾数求和,将对阶后的两尾数按定点加减运算规则求和(差)(4) 舍入,为提高精度,要考虑尾数右移时丢失的数值位。相对于浮点乘法器来说，加法器的实现逻辑稍微复杂一点。(5) 溢出判断, 即判断结果是否溢出。(1) 对阶,使两数的小数点位置对齐。Exp：阶码位 7Bits。Fra：尾码位 24Bits。S：符号位 1Bit。
2024-01-07 14:29:13
856
原创 直方图均衡化算法介绍与Verilog实现
由于是由各种不同的像素值来构成图像的，而能够直观地反映不同像素值分布情况的是直方图，而且此分布情况可被当作图像一个很重要的特征，所以在实际图像处理过程中，在特征提取、图像匹配等方面，直方图算法都起到了很好的辅助功能。直方图算法就是通过原图像建立查找表，把灰度为Gray的原始图像(x，y)，根据建立的查找表改变为图像数据New_Gray，换句话说，就是把对图像增强的方法表述为：将在(x，y)处的灰度Gray映射（利用查找表）为New_Gray。3、源图像的像素根据存储在RAM的映射表形成新的数据映射。
2024-01-06 15:17:13
696
原创 IC常见低功耗设计方案
降低VT也是把双刃剑。查了一些资料，看起来应该是这样形成的，是由于工艺尺寸降到90nm以下后，在Drain端会形成超强的反偏电场，而在Gate和Drain的overlap区域，Sub的参杂浓度偏大（为了防止punchthrough），在这里会容易发生band-band tunneling或者avalanche，因此会形成较大的Drain到Sub的漏电流。90nm工艺下，栅氧厚度只有几个nm（几个原子的厚度），栅氧的隧穿电流Igate在90nm下可以达到Isub的1/3，在65nm下可以等于Isub电流。
2024-01-06 13:13:40
440
原创 Verilog编写浮点乘法器
(2) 计算阶码, 两数相乘, 结果的阶码是两数的阶码相加, 由于A 和B 都是偏移码, 因此需要从中减去偏移码值127,得到A 和B 的实际阶码, 然后相加, 得到的是结果的阶码, 再把他加上127, 变成偏移码。(3) 尾数相乘,A 和B 的实际尾数分别为24位数, 即1×Ma 和1×Mb, 最高位1是隐藏位, 浮点数据格式只显示后23位, 所以尾数相乘结果应为一个48位的数据。包括1位符号位, 8位结果阶码位, 结果23尾数位。② 对尾数进行舍入操作, 使尾数为24位, 包括整数的隐藏位。
2024-01-06 10:55:31
1110
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人