并发和并行
并发:逻辑架构 交替跑,时间片上,会发生上下文切换
并行:物理架构 多cpu
volatile 汇编翻译后会有一个lock指令(总线锁),多cpu加载同一个变量,不同的寄存器和高速缓存区会出现缓存不一致现象,怎么办,加锁,不过锁总线性能较低,所以出现了锁缓存行,即缓存一致性协议,譬如mesi协议 msi协议。moesi协议
mesi协议:发生修改的时候让别的cpu的缓存变为I,即无效,且立即刷会主内存,然后cpu2从主内存读取。
moesi 协议:性能更高,cpu1修改会直接广播到cpu2的高速缓存区
modify exculde share invalid
M:修改
E:独占
S:共享
I:无效
总线嗅探机制