volatile 底层原理解析

并发和并行

并发:逻辑架构 交替跑,时间片上,会发生上下文切换
并行:物理架构 多cpu

volatile 汇编翻译后会有一个lock指令(总线锁),多cpu加载同一个变量,不同的寄存器和高速缓存区会出现缓存不一致现象,怎么办,加锁,不过锁总线性能较低,所以出现了锁缓存行,即缓存一致性协议,譬如mesi协议 msi协议。moesi协议

mesi协议:发生修改的时候让别的cpu的缓存变为I,即无效,且立即刷会主内存,然后cpu2从主内存读取。
moesi 协议:性能更高,cpu1修改会直接广播到cpu2的高速缓存区
modify exculde share invalid
M:修改
E:独占
S:共享
I:无效

总线嗅探机制
在这里插入图片描述
在这里插入图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值