【学习】《计算机体系结构》期末考试A卷+参考答案

2021 福师网院

计算机体系结构》期末考试A卷                                                                                    

一、填空题每空1分,共14分)

1.高速缓冲存储器的地址映象方式有三种,它们分别是:全向量方式,直接相联方式,组相联方式

2. 虚拟存储器的三种管理方式是段式管理,页式管理和段页式管理。

3.从主存的角度来看,“Cache—主存”层次的目的是为了   提高速度    , 而“主存—辅存”层次的目的是为了   扩大容量   

4.根据指令间的对同一寄存器读和写操作的先后次序关系,数据相关冲突可分为    RAW          WAR         WAW      三种类型。

5.当代计算机体系结构的概念包括     指令集结构     、       计算机组成          计算机实现      三个方面的内容。

 

二、名词解释每题2分,共16分)

计算机体系结构:

答:计算机体系结构包括指令集结构、计算机组成和计算机实现三个方面的内容。

兼容机:

答:不同厂家生产的具有相同计算机结构的计算机;系列机:同一厂家生产的具有相同计算机结构,但具有不同组成和实现的一系列不同档次不同型号的机器;

写直达法:

答:执行“写”操作时,不仅写入Cache,而且也写入下一级存储器。

高速缓冲存储器:

答:为解决CPU与主存储器间速度差而在内存储器和CPU之间增加的一种存取速度远高于普通内存的特殊存储器。

延迟转移技术:

答:为了使指令流水线不断流,在转移指令之后插入一条不相关的有效的指令,而转移指令被延迟执行,这种技术称为延迟转移技术。

线性流水线:

答:指各段串行连接、没有反馈回路的流水线。数据通过流水线中的各段时,每一个段最多只流过一次;非线性流水线:指各段除了有串行的连接外,还有反馈回路的流水线。

流水线的吞吐率:

答:在单位时间内流水线所完成的任务数量或输出结果的数量。

并行性:

答:计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。只要在时间上相互重叠,就存在并行性。它包括同时性与并发性两种含义。

 

三、简答题(每题5分,共30分)

1. 如有一个经解释实现的计算机,可以按功能划分成4级。每一级为了执行一条指令需要下一级的N条指令解释。若执行第一级的一条指令需K(ns)时间,那么执行第2、3、4级的一条指令各需要用多少时间(ns)?

答:可以分情况进行分析:

情况一:等级为4-3-2-1的时候

执行第2级的一条指令需要NK纳秒

执行第3级的一条指令需要N平方K 纳秒

执行第4级的一条指令需要N三次方K 纳秒

情况二:等级为1-2-3-4的时候

执行第2级的一条指令需要K/N纳秒

执行第3级的一条指令需要K/N平方 纳秒

执行第4级的一条指令需要K/N三次方 纳秒

2. 根据Amdahl定律,系统加速比由哪两个因素决定? 

答:系统加速比依赖于两个因素:

(1)可改进比例:可改进部分在原系统计算时间中所占的比例。

(2)部件加速比:可改进部分改进以后的性能提高。

3. 简述组相联映象规则。

答:(1)主存与缓存分成相同大小的数据块。 

(2)主存和Cache按同样大小划分成组。 

(3)主存容量是缓存容量的整数倍,将主存空间按缓冲区的大小分成区,主存中每一区的组数与缓存的组数相同。 

(4)当主存的数据调入缓存时,主存与缓存的组号应相等,也就是各区中的某一块只能存入缓存的同组号的空间内,但组内各块地址之间则可以任意存放,即从主存的组到Cache的组之间采用直接映象方式;在两个对应的组内部采用全相联映象方式。

4. 引起Cache与主存内容不一致的原因是什么?为了保持Cache的一致性,在单计算机系统中一般采取哪些措施?

答:不一致的原因:

(1) 由于CPU写Cache,没有立即写主存

(2) 由于I/O处理机或I/O设备写主存

采取措施:

(1)全写法,亦称写直达法

(WT法—Write through) 方法:在对Cache进行写操作的同时,也对主存该内容进行写入。

(2)写回法(WB法—Write back)

方法:在CPU执行写操作时,只写入Cache,不写入主存。

5. 按照同一时间内各段之间的连接方式来分,流水线可分为哪两类?

答:静态流水线与动态流水线

静态流水线:在同一时间内,多功能流水线中的各段只能按同一种功能的连接方式工作。对于静态流水线来说,只有当输入的是一串相同的运算任务时,流水的效率才能得到充分的发挥。

动态流水线:在同一时间内,多功能流水线中的各段可以按照不同的方式连接,同时执行多种功能。

6. Flynn分类法是根据什么对计算机进行分类的?将计算机分成哪几类?

答:Flynn分类法:按照指令流和数据流的多倍性进行分类。

冯氏分类法:用系统的最大并行度对计算机进行分类。

 

四、问答与计算题(第1题10分,第2、3题每题15分共40分)

1. 一个有快表和慢表的页式虚拟存储器,最多有64个用户,每个用户最多要用1024个页面,每页4K字节,主存容量8M字节。

(1)写出多用户虚地址的格式,并标出各字段的长度。

(2)写出主存地址的格式,并标出各字段的长度。

(3)快表的字长为多少位?分几个字段?各字段的长度为多少位?

(4)慢表的容量是多少个存储字?每个存储字的长度为多少位?

 答:用户号:64=26,虚页号:1024=210,页内地址:4K=212,主存页数:8M/4K=211

(1)多用户虚地址:用户号(6位)+虚页号(10位)+页内地址(12位)   共28位

(2)主存地址:主存实页号(11位)+页内地址(12位)                共23位

(3)快表字长27位;分3个字段:用户号6位,虚页号10位,实页号11位

(4)慢表容量为2(6+10),每个存储字长为:主存页号+1=12位。

 

2. 在页式虚拟存储器中,一个程序由P1~P5共5个页面组成。在程序执行过程中依次访问的页面如下:P2,P3,P2,P1,P5,P2,P4,P5,P3,P2,P5,P2

假设系统分配给这个程序的主存有3个页面,分别采用FIFO、LFU和OPT三种页面替换算法对这3页主存进行调度。

(1)画出主存页面调入、替换和命中的情况表。

(2)统计三种页面替换算法的页命中率。

答:主存页面调入、替换和命中的情况及3种页面替换算法的页命中率如下表:

页地址流

P2

P3

P2

P1

P5

P2

P4

P5

P3

P2

P5

P2

命中率

FIFO

2

2

2

2*

5

5

5

5*

3

3

3

3

中3

 

0.25

 

3

3

3

3*

2

2

2

2

2*

5

5

 

 

 

1

1

1*

4

4

4

4

4*

2

LFU

2

2

2

2

2

2

2

2*

3

3

3

3

中5

 

0.45

 

3

3

3*

5

5

5

5

5

5

5

5

 

 

 

1

1

1*

4

4

4*

2

2

2

OPT

2

2

2

2

2

2*

4

4

4*

2

2

2

中6

 

0.5

 

3

3

3

3

3

3

3

3

3

3

3

 

 

 

1*

5

5

5

5

5

5

5

5

 

 

3.动态多功能流水线由6个功能段组成,如下图:

其中,S1、S4、S5、S6组成乘法流水线,S1、S2、S3、S6组成加法流水线,各个功能段时间均为50ns,假设该流水线的输出结果可以直接返回输入端,而且设置有足够的缓冲寄存器,若以最快的方式用该流水计算:

(1)画出时空图;

(2)计算实际的吞吐率、加速比和效率。

答:1)时空图:

 

2)实际的吞吐率、加速比和效率

 

备注,在线考核题目+参考答案,若有错误请联系或留言提醒,谢谢你!

 

 

 

 

第一章 计算机体系结构的基本概念 1.1 引论 1.2 计算机体系结构的概念 1.2.1 计算机系统中的层次概念 1.2.2 计算机体系结构 1.2.3 计算机组成和计算机实现技术 1.3 计算机体系结构的发展 1.3.1 存储程序计算机体系结构及其发展 1.3.2 计算机的分代和分型 1.3.3 应用需求的发展 1.3.4 计算机实现技术的发展 1.3. 5 体系结构的生命周期 1.4 计算机体系结构中并行性的发展 1.4.1并行性概念 1.4.2 提高并行性的技术途径 1.5 定量分析技术基础 1.5.1 计算机性能的评测 1.5.2 测试程序 1.5.3 性能设计和评测的基本原则 1.5.4 CPU的性能 1.6 影响计算机体系结构的成本和价格因素 1.6.1 集成电路的成本 1.6.2 计算机系统的成本和价格 1.7 小结习题一第二章 计算机指令集结构设计 2.1 指令集结构的分类 2.1.1 指令集结构的分类 2.1.2 通用寄存器型指令集结构分类 2.2 寻址技术 2.3 指令集结构的功能设计 2.3.1 CISC计算机指令集结构的功能设计 2.3.2 RISC计算机指令集结构的功能设计 2.3.3 控制指令 2.4 操作数的类型、表示和大小 2.5 指令集格式的设计 2.5.1 寻址方式的表示方法 2.5.2 指令集格式的选择 2.6 编译技术与计算机体系结构设计 2.6.1 现代编译器的结构和相关技术 2.6.2 现代编译技术对计算机体系结构设计的影响 2.6.3 计算机体系结构对当前编译技术的影响 2.7 DLX指令集结构 2.7.1 DLX指令集结构 2.7.2 DLX指令集结构效能分析 2.8 小结习题二第三章 流水线技术 3.1 流水线的基本概念 3.1.1 流水线的基本概念 3.1.2 流水线的分类 3.2 DLX的基本流水线 3.2.1 DLX的一种简单实现 3.2.2 基本的DLX流水线 3.2.3 流水线性能分析 3. 3 流水线中的相关 3.3.1 流水线的结构相关 3.3.2 流水线的数据相关 3.3.3 流水线的控制相关 3.4 流水线计算机实例分析(MIPS R4000) 3.4.1 MIPS R4000整型流水线 3.4.2 MIPS R4000浮点流水线 3.4.3 MIPS R4000流水线的性能分析 3.5 向量处理机 3.5.1 向量处理方式和向量处理机 3.5.2 向量处理机实例分析 3.6 小结习题三第四章 指令级并行 4.1 指令级并行的概念 4.1.1 循环展开调度的基本方法 4.1.2 相关性 4.2 指令的动态调度 4.2.1 动态调度的原理 4.2.2 动态调度算法之一:记分牌 4.2.3 动态调度算法之二:Tomasulo算法 4.3 控制相关的动态解决技术 4.3.1 减少分支延迟:分支预测缓冲技术 4.3.2 进一步减少分支延迟:分支目标缓冲 4.3.3 基于硬件的推断执行 4.4 多指令流出技术 4.4.1 超标量技术 4.4.2 多指令流出的动态调度 4.4.3 超长指令字技术 4.4.4 多流出处理器受到的限制 4.5 小结习题四第五章 存储层次 5.1 存储器的层次结构 5.1.1 从单级存储器到多级存储器 5.1.2 存储层次的性能参数 5.1.3 “Cache—主存”和“主存—辅存”层次 5.1.4 存储层次的四个问题 5.2 Cache基本知识 5.2.1 映象规则 5.2.2 查找方法 5.2.3 替换算法 5.2.4 写策略 5.2.5 Cache的结构 5.2.6 Cache性能分析 5.2.7 改进Cache性能 5.3 降低Cache失效率的方法 5.3.1 增加Cache块大小 5.3.2 提高相联度 5.3.3 Victim Cache 5.3.4 伪相联Cache 5.3.5 硬件预取技术 5.3.6 由编译器控制的预取 5.3.7 编译器优化 5.4 减少Cache失效开销 5.4.1 让读失效优先于写 5.4.2 子块放置技术 5.4.3 请求字处理技术 5.4.4 非阻塞Cache技术 5.4.5 采用两级Cache 5.5 减少命中时间 5.5.1 容量小,结构简单的Cache 5.5.2 虚拟Cache 5.5.3 写操作流水化 5.5.4 Cache优化技术小结 5.6 主存 5.6.1 存储器技术 5.6.2 提高主存性能的存储器组织结构 5.7 虚拟存储器 5.7.1 虚拟存储器基本原理 5.7.2 快表(TLB) 5.7.3 页面大小的选择 5.8 进程保护和虚存实例 5.8.1 进程保护 5.8.2 页式虚存举例:Alpha AXP的存储管理和21064的TLB 5.9 Alpha AXP 21064存储层次 5.10 小结习题五第六章 输入输出系统 6.1 概述 6.2 存储设备 6.2.1 磁盘设备 6.2.2 磁带设备 6.2.3 光盘设备 6.3 总线 6.3.1 总线分类 6.3.2 总线基本工作原理 6.3.3 总线使用 6.3.4 总线标准和实例 6.3.5 设备的连接 6.3.6 CPU与I/O处理的匹配 6.4 通道处理机 6.4.1 通道的作用和功能 6.4.2 通道的工作过程 6.4.3 通道种类 6.4.4 通道中的数据传送过程 6.4.5 通道的流量分析 6.5 I/O与操作系统 6.5.1 I/O和Cache数据一致性 6.5.2 DMA和虚拟存储器 6.6 I/O系统设计 6.7 小结习题六第七章 多处理机 7.1 引言 7.1.1 并行计算机体系结构的分类 7.1.2 通信模型和存储器的结构模型 7.1.3 通信机制的性能 7.1.4 不同通信机制的优点 7.1.5 并行处理面临的挑战 7.1.6 并行程序的计算/通信比率 7.2 多处理机的存储器体系结构 7.2.1 集中式共享存储器体系结构 7.2.2 分布式共享存储器体系结构 7.3 互连网络 7.3.1 互连网络的性能参数 7.3.2 静态连接网络 7.3.3 动态连接网络 7.4 同步与通信 7.4.1 同步机制 7.4.2 大规模机器的同步 7.5 并行化技术 7.5.1 并行化的基本策略 7.5.2 并行语育与编译器 7.6 多处理机实例 7.6.1 Challenge多处理机系统 7.6.2 Origin 20007.
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

callhh

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值