硬件描述语言
悟影生
可进qq群进行相关Verilog知识交流:1073030956。群里会提供完整的工程(含源码+视频讲解)
展开
-
基于verilog语言编写的ps2键盘驱动来获取键盘码
PS/2接口最常见的键盘/鼠标接口,最初是IBM公司的专利。这是一种鼠标和键盘的专用接口,是一种6针的圆型接口。一.ps2接口协议 PS/2端口有两类:一种6脚的mini-DIN或5脚的DIN。 这两种连接器在电气特性上很类似,两者仅有管脚排列的不同。 &n原创 2020-05-24 16:18:44 · 1662 阅读 · 0 评论 -
构建完整嵌入式系统--PS和PL的合作实验
本实验的硬件框架为基本嵌入式系统,该系统组成 :ARM Cortex-A9 PS和三个标准GPIO IP,用于连接板载LED,按钮和开关(PL)。实验步骤:添加PYNQ-Z2 Board File,点击http://www.tul.com.tw/ProductsPYNQ-Z2.html进行下载。将下载后的PYNQ-Z2文件添加到Vivado 根目录下boards_files中。双...原创 2020-03-12 19:08:06 · 1036 阅读 · 0 评论 -
ISE工程建立(含IP核建立)和chipscope实验
一个完整工程的建立打开软件,点击file——new project。2. 建立一个新的工程,工程名为project1_produce_1M-15MHz_Sin_wave_use_chipscope_simulation,next~。根据自己使用的板子类型,设置下列参数并点击next–这里是总结界面3. 添加source,右键点击new source。选择verilog ...原创 2020-03-03 21:21:24 · 3371 阅读 · 0 评论 -
ISE14.7安装(详细说明)
1、下载好压缩安装包Xilinx_ISE_DS_14.7_1015_1.tar,然后解压得到安装文件夹Xilinx_ISE_DS_14.7_1015_1如入下所示:1.打开Xilinx_ISE_DS_14.7_1015_1文件夹,然后点击set up,进行安装:选择安装路径(没有中文字符。)当安装进程到达86%时会弹出一个对话框,叫你安装跟网络通信有关的软件,如下所示...原创 2020-04-05 10:08:38 · 31158 阅读 · 25 评论 -
DDS的基础知识
DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写,是一项关键的数字化技术。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术。 ...原创 2020-03-03 12:11:01 · 3641 阅读 · 0 评论 -
VIvado--verilog--避免工程中信号被优化掉
写了一段 Verilog代码后进行综合,在debug的过程中,却找不到需要debug的信号了,查看网表发现没有?这种情况是因为我们的某些中间信号被优化掉了。被优化掉的原因有可能是你这个信号确实对后面的输出没用,我写的这个项目由于还在中间过程,功能还没有完善,所以不想把大量的中间信号作为输出,所以被优化掉了,以至于在debug过程中找不到这些信号。如何解决这个问题呢?方式1在变量定义的时候...原创 2020-01-19 22:49:48 · 4839 阅读 · 0 评论 -
模块划分(RTL级划分)
一. 结构组成分析 结合设计需求,该设计可划分成4个一级模块:config_registers, clken_gen, frame_deal,和 RS232模块,如下图所示。 config_register...原创 2019-12-14 19:53:38 · 3016 阅读 · 0 评论 -
wire和reg之间的差异?
AbstractVerilog初学者最常见的问题:『什么时候该用wire?什么时候又该用reg?』Introduction大体上来说,wire和reg都类似于C/C++的变数,但若此变数要放在begin…end內,该变数就须使用reg,在begin…end之外,则使用wire。使用wire时,必须搭配assign;reg则不必。input,ouput,inout预设值都是wire...原创 2019-12-14 09:57:26 · 727 阅读 · 1 评论 -
verilog如何产生不同的时钟分频?
分频器是用的最广的一种FPGA电路了,下面介绍怎样使用Verilog进行实现分频功能。从硬件提供的时钟频率,转化到自己需要的频率,则分频为:(硬件提供频率/自己需要得到的目标频率)。例如:硬件板子提供100MHz的时钟,而自己需要20MHz的时钟,则100MHz/20MHz=5,故需要进行5分频。一。 2 分频方法1.不使用计数器进行实现。 &...原创 2019-12-13 20:59:49 · 6683 阅读 · 0 评论 -
VGA时序及其原理(包含不同大小的显示器)
显示器扫描方式分为逐行扫描和隔行扫描:逐行扫描是扫描从屏幕左上角一点开始,从左向右逐点扫描,每扫描完一行,电子束回到屏幕的左边下一行的起始位置,在这期间,CRT对电子束进行消隐,每行结束时,用行同步信号进行同步;当扫描完所有的行,形成一帧,用场同步信号进行场同步,并使扫描回到屏幕左上方,同时进行场消隐,开始下一帧。...原创 2019-12-12 13:09:10 · 10789 阅读 · 2 评论 -
对于带宽的理解?
带宽,这个经常出现在内存、显存、显示器的技术参数到底是什么?其实,带宽在PC中是无处不在,下面就让我们一起来听听关于带宽的故事,了解一下带宽的基础知识。无论是初学者还是有一定经验的用户,文中介绍的内容都值得去学习和掌握。这些概念有利于大家深入、全面的了解计算机知识,是成为一个硬件高手的必经之路。 &n...原创 2019-12-11 23:06:18 · 2662 阅读 · 0 评论 -
对于Verilog HDL中阻塞和非阻塞的理解?
下面介绍阻塞和非阻塞语句的本质区别和在FPGA设计中的不同运用。Verilog HDL 对于变量赋值的时候,有阻塞和非阻塞两种方式:1、阻塞: 用 “=”2、非阻塞 : 用 “<=”1.阻塞语句 顾名思义,即本条语句具有影响下一条语句的作用,在同一个进程always中,一条阻塞赋值语句的执...原创 2019-12-10 16:57:43 · 922 阅读 · 0 评论 -
Verilog HDL和VHDL的区别
VHDL 与 VerilogHDL 的不同点序号区别之处VHDLVerilog1文件的扩展名不一样.vhd.v2结构不一样包含库、实体、结构体。 ENTITY 实体名 IS PORT(端口说明) END 实体名 ; ARCHITECTURE 结构体名 OF 实体名 IS 说明部分 BEGIN 赋值语句/ 元件语句/ 进程语句 END 结...原创 2019-12-05 23:28:24 · 10954 阅读 · 2 评论