- 博客(9)
- 收藏
- 关注
RSS订阅原创 RAL 寄存器模型 --- 概述
在复杂的UVM验证环境中，访问DUT中的寄存器可能会涉及到多个模块和层级的交互。初学者可能会发现手动处理这些交互过于复杂。使用UVM寄存器模型，验证工程师可以直接调用内置的函数来访问寄存器，而无需处理复杂的交互过程。通常来说，DUT中会有一组控制端口，通过控制端口，可以配置DUT中的寄存器，DUT可以根据寄存器的值来改变其行为。这组控制端口就是寄存器配置总线。
2024-02-28 15:11:53
1004
原创 DSU(DynamIQ™ Shared Unit) -- CPU Bridge
异步桥异步桥梁的作用就是在不同时钟域的模块之间进行通信。它们可以充当一个中介，确保来自一个时钟域的数据能够被正确地传输到另一个时钟域，并在传输过程中保持正确的同步和时序关系。
2024-02-21 11:02:40
1093
原创 Cache Kownledge -- Cache层次结构 & Cache一致性
计算机系统中缓存层次结构通常由多个级别的缓存组成，这些级别包括L1缓存、L2缓存和L3缓存。每个级别的缓存都有不同的特性，例如容量、访问速度和成本。层次化缓存结构的设计旨在利用不同级别缓存的优势，通过提供更小、更快的缓存来提高数据访问速度，并通过较大、较慢的缓存提供更大的存储容量。缓存一致性是指多个处理器或者核心之间共享的数据在各自的缓存中保持一致的状态。在多处理器系统中，每个处理器都有自己的缓存用于加速对内存的访问，但这会引入一些挑战，因为一个处理器对共享数据的修改可能不会立即被其他处理器看到，
2024-01-19 14:33:26
1611
原创 ARM DSU(DynamIQ™ Shared Unit）概述
DSU (DynamIQ™ Shared Unit）的组成和功能：DSU 包括 L3 内存系统、控制逻辑和外部接口，用于支持 DynamIQ™集群。DynamIQ™集群微体系结构整合了一个或多个核心与 DSU，形成一个的集群。在宏单元实施过程中，可以core。
2024-01-15 16:03:41
3162
1
原创 SystemVerilog环境配置
注：两个文件夹ftdetect和syntax都在home下的./vim下。包含两个文件：sv.vim 、systemverilog.vim。以下是systemverilog.vim。
2024-01-11 09:29:08
497
原创 芯片验证面试题
一、工厂机制factory1.简述 UVM 的工厂机制Factory 机制也叫工厂机制，其存在的意义就是为了能够方便的替换 TB 中的实例或者已注册的类型。一般而言，在搭建完 TB 后，我们如果需要对 TB 进行更改配置或者相关的类信息，我们可以通过使用 factory 机制进行覆盖，达到替换的效果，从而大大提高 TB 的可重用性和灵活性。要使用 factory 机制先要进行：将类注册到 factory 表中创建对象，使用对应的语句 （type_id::create）编写相应的类对基类进行覆盖。
2024-01-10 16:32:49
1488
1
原创 Python的正则匹配
re.sub 是 Python 中 re 模块提供的正则表达式替换方法。其主要功能是在字符串中找到符合正则表达式模式的部分，并使用指定的替换字符串来替换这些匹配项。
2024-01-10 16:08:44
570
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人