算数逻辑单元

• 数电相关知识

  • 与门、或门、非门、与非、或非。。
  • 德摩根律
  • 异或门可由与、或、非组合实现

• 奇偶校验可以用异或门实现

• 加法器

  • 一位全加器也可以用异或门实现
    • 
  • 串行加法器，在一位加法器的基础上，加一个进位触发器，保存进位位
    • 
  • 并行加法器
    • 
    • 这种实际上，还是串行，因为高位的加法，需要低位的进位
    • 串行进位的并行加法器

• 加法器的改进

  • 并行进位的并行加法器
  • 同时进位
  • 
  • 也就是利用低位的输入，可以直接得到进位
  • 但是显而易见，$C_i$的表达式越来越长，到4时，已经很长了，所以一般到4就为止了，不再继续深入了，免得电路过于复杂
  • 
  • 将4个并行的FA封装起来，4个为一组，组内并行，形成一个4位的并行加法器
  • 为了实现16位加法器，我们可以将4个4位并行加法器串联
    • 
  • 当然，也可以采取刚刚一样的思路，进行并联
    • 
  • 所以就是不断套娃，不断并行