电路抗干扰原理及应用（2）

qq_34758408

已于 2023-04-23 22:48:18 修改

阅读量627

点赞数

分类专栏：电路设计电力电子技术文章标签：单片机嵌入式硬件

于 2023-04-23 11:08:49 首次发布

本文链接：https://blog.csdn.net/qq_34758408/article/details/130302698

版权

本文详细探讨了电路抗干扰设计中的接地技术，包括单点接地、多点接地、浮置技术和接地电阻的选择。同时介绍了检测系统中电路隔离技术的重要性，如模拟电路隔离，强调了隔离在减少干扰和提升电磁兼容性中的作用。

摘要由CSDN通过智能技术生成

电路抗干扰原理及应用（2）

续：1 抗干扰方法设计——接地技术

1.1 接地方式：工作接地按工作频率而采用以下几种接地方式：

单点接地：工作频率低（ $< 1 M Hz$ ）的采用单点接地式（即把整个电路系统中的一个结构点看作接地参考点，所有对地连接都接到这一点上，并设置一个安全接地螺栓），以防两点接地产生共地阻抗的电路性耦合。
- 单级电路的一点接地原则：各点接地时，应接在公共参考端附近。
  例如:下图所示为某电路原理图。
  
  图中有四处接地，将其统一接入公共接地端，即为单点接地，如下图所示。
- 多级电路的一点接地原则：实际应用采用串联式和并联式两种。
  - 串联式：数字电路或放大倍数不大的模拟电路种采用，布线简单，易产生共阻耦合干扰。但注意，公用地线面积应尽可能大，以减小地线内阻；把最低电平的电路放在距离接地点最近的地方，即 A 点。如下图所示，为串联式电路。
  - 并联式：需要好多根地线，布线复杂，不易产生共阻耦合干扰。但在高频时易引起各地线之间的互感耦合干扰，因此，只在频率$ 1MHz$ 以下采用。高频时，应采用大面积地线面积，允许多点接地。如下图所示，为并联式电路。

注：
为防止工频和其它杂散电流在信号地线上产生干扰，信号地线应与功率地线和机壳地线相绝缘。且只在功率地、机壳地和接往大地的接地线的安全接地螺栓上相连（浮地式除外）。
地线的长度与截面的关系为： $S > 0.83 L$
式中： $L$ ——地线的长度， $m$ ； $S$ ——地线的截面， $mm^2$

多点接地：工作频率高（ $> 30 M Hz$ ）的采用多点接地式（即在该电路系统中，用一块接地平板代替电路中每部分各自的地回路）。
因为接地引线的感抗与频率和长度成正比，工作频率高时将增加共地阻抗，从而将增大共地阻抗产生的电磁干扰，所以要求地线的长度尽量短。
采用多点接地时，尽量找最接近的低阻值接地面接地。
混合接地：工作频率介于 $1 ～ 30 M Hz$ 的电路采用混合接地式。当接地线的长度小于工作信号波长的 $\frac{1}{20}$