有序性保证
硬件层面有序性保证
指令重排提高了运行效率,但也带来了乱序执行数据不一致的问题,
在硬件层面如何确保有序性?
CPU内存屏障
写屏障sfence
在sfence指令前的写操作必须在sfence后的写操作之前完成
读屏障lfence
在lfence指令前的读操作必须在lfence后的读操作之前完成
混合屏障mfence
在mfence指令前的读写操作必须在mfence后的读写操作之前完成
屏障前后的指令不能重排,这是CPU级别的内存屏障。
原子指令
x86上的"lock"指令,lock…doSth…lock是一条指令,
lock后面跟的是其它指令,
在这条指令的执行过程中,这个内存不能被其它指令修改,来确保执行顺序实现有序性。
Jvm内存屏障
Jvm本身是软件层级,它的内存屏障依赖于硬件来实现,
它将读和写进行两两组合,形成了四种内存屏障:
LoadLoad屏障
对于这样的语句Load1;LoadLoad;load2;
在Load2及后续读取操作执行前,要保证Load1要读取的数据被读取完毕。
StoreStore屏障
对于这样的语句Store1;StoreStore;Store2;
在Store2及后续写入操作执行前,要保证Store1的写入对其它处理器可见。
LoadStore屏障
对于这样的语句Load1;LoadStore;Store2;
在Store2及后续写入操作执行前,要保证Load1要读取的数据被读取完毕。
StoreLoad屏障
对于这样的语句Store1;StoreLoad;load2;
在load2及后续读取操作执行前,要保证Store1的写入对其它处理器可见。
Volatile
在jvm的实现层级上,volatile内存区的读写都加屏障:
在对volatile修饰的变量进行的写操作前面加了StoreStore屏障,后面加了StoreLoad屏障,
在对volatile修饰的变量进行的读操作前面加了LoadLoad屏障,后面加了LoadStore屏障。
Synchronized
Synchronized对应的是C和C++调用了操作系统提供的同步机制,
依赖于硬件CPU,在CPU级别是使用lock指令来实现的。