【多线程与高并发】volatile的底层原理与实现、缓存一致性、伪共享等问题

零零散散的知识点进行普及，并不是很全面

volatile的底层原理与实现

volatile的底层原理：

• 保证线程间变量的可见性。
• 禁止CPU进行指令重排序。

什么是缓存行

缓存行（CacheLine）是位于CPU和内存中间的高速缓存。高速缓存一般分为三级，分别为L1、L2、L3

说明：

1. L1、L2位于核内，一个核独享。
2. L3位于CPU内，多个核共享。

缓存一致性协议

在多核CPU中，由于存在高速缓存，一个数据会在多个核的高速缓存中存在副本，当一个核中的数据发生修改时，另一个核中的数据就会发生不一致性的情况，而缓存一致性协议就是为了CPU的高速缓存中数据不一致的问题。

采用两种方法解决缓存不一致的问题：

• 总线加锁（性能太低）

  CPU去主内存读取数据到高速缓存，会在总线对这个数据加锁，这样其它CPU没法去读或写这个数据，直到这个cpu使用完数据释放锁之后其它cpu才能去读取该数据

  总线加锁：只有在第一个线程用完之后，并且unlock第二个线程才能进行read，并且此时的主内存中的共享数据已经被第一个线程修改了。因为被lock的数据，第二个线程不能使用，则本身多线程的数据变成了队列化的形式，没有并行运算，效率不高——传统

• MESI缓存一致性协议

  多个cpu从主内存读取同一个数据到各自的高速缓存，当其中某个cpu修改了缓存里的数据，该数据会马上同步回主内存，其它cpu通过总线嗅探机制可以感知到数据的变化从而将自己缓存里的数据失效。

区别：

总线锁，把所有的原子执行步骤都加上锁

MESI，只锁上了lock 后的 store 和 write

缓存一致性协议MESI

状态	描述	说明