FPGA
文章平均质量分 59
牙买加_小杨
这个作者很懒,什么都没留下…
展开
-
linear-feedback shift register (LFSR)原理,基于LFSR的伪随机数的verilog实现
linear-feedback shift register (LFSR)原理,基于LFSR的伪随机数的verilog实现原创 2023-09-21 20:49:50 · 177 阅读 · 0 评论 -
Verilog编程题:不使用除法器,得出除法运算结果,结果为定点形式
Verilog编程题:不使用除法器,得出除法运算结果,结果为定点形式原创 2023-07-29 22:57:34 · 313 阅读 · 1 评论 -
vivado implementation 失败,提示 HACOOException,no stack trace available, please use hs_err_<pid>.dmp ins
vivado implementation 失败,提示 HACOOException,no stack trace available, please use hs_err_.dmp ins原创 2023-03-19 17:39:38 · 2593 阅读 · 0 评论 -
Wujian100 SOC FPGA原型验证,bootrom的实现
Wujian100 SOC FPGA原型验证,bootrom的实现原创 2023-03-15 21:32:31 · 1214 阅读 · 1 评论 -
在vivado自定义ip核(AXI IP)工程中,不勾选“Copy sources into lP Directory“选项以保持自己的代码文件夹结构,此过程产生的问题及解决方式
本博客描述了在vivado自定义ip核工程时(Create and Package New lP -> Create AXI4 Peripheral),为什么要不勾选"Copy sources into lP Directory"选项,以及不勾选"Copy sources into lP Directory"选项会导致ip核更新不成功的解决办法。原创 2022-10-31 23:56:22 · 379 阅读 · 0 评论 -
Microblaze自定义IP核实现PWM,有文档及实例
资源:https://pan.baidu.com/s/1_8e1JTpAJ6sKd0yB6WlE9A(这篇文档讲了如何自定义IP核)硬件:Spartan-6 LX9 MicroBoard程序、工程下载地址: http://em.avnet.com/s6microboard...原创 2018-11-22 16:13:20 · 1041 阅读 · 0 评论 -
verilog与C语言交互问题?MicroBlaze读寄存器与写寄存器,结果数据不一致。
最近在用MicroBlaze自定义IP核发现一个问题。我在IP核逻辑文件user_logic.v中这样写道。//----------------------------------------------------------------------------// user_logic.v - module//--------------------------------------...原创 2018-11-25 18:55:07 · 1410 阅读 · 1 评论 -
MicroBlaze自定义custom IP核实现流水灯(用verilog写的IP逻辑),有实例
参考文档:https://indico.desy.de/indico/event/5126/session/0/contribution/27/material/slides/0.pdf可以参考这个文档来自己 Adding custom IP,不过这个文档建立的是一个PWM的IP核,并且使用VHDL写的IP逻辑。这个文档对应官方历程:https://www.avnet.com/shop/us/...原创 2018-11-25 12:18:00 · 1804 阅读 · 0 评论