- 博客(1)
- 收藏
- 关注
RSS订阅原创 Verilog二维数组端口使用方法
Verilog二维数组端口使用方法Verilog不支持二维数组端口定义，限制了模块可扩展性。通过generate将二维数组打包为一维数组输出，或将一维数组展开为二维数组即可方便地进行管理将下列宏函数写入头文件并包含在设计中，直接调用宏函数进行打包\展开即可。//二维数组打包为一维数组`define PACK_ARRAY(PK_WIDTH,PK_LEN,PK_SRC,PK_DEST) \ generate \ genvar pk_idx
2021-01-22 16:50:19
11097
5
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人