- 博客(19)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 FMCW3 代码分析（未完工）
目前采用的分析方法是原版VHDL+转换后的verilog HDL同时阅读的方法。由于部署徐VHDL因此阅读代码造成了很多困难。adc.vhd:需要了解的是，这里使用的ADC为LTC2292，由于配置为单数据总线的模式，因此数据总线的输出格式为DDR（double data rate），在时钟的上升、下降沿分别读取两个通道的数据。模块的正常框图如下图所示这里要注意在代码中有一个开关用于切换是否bypass FIR模块CONSTANT generate_fir : BOOLEAN := true;
2021-10-27 00:04:34
282
原创 Xilinx ZYNQ学习笔记（3）——FPGA纯PL驱动显示LCD1602
天天用ila显示内部寄存器之类的实在是一件非常麻烦的事情，而且及时性太差。为了让FPGA能及时显示一些东西，比如某个变量型寄存器，我想我需要一种东西来帮助我显示。当然，这么高级的ZYNQ是肯定没有数码管之类的那种东西的，我也不知道开发板设计的时候为什么不整这个玩意上去，可能是认为太low了吧。于是就找找手边，最简单的东西肯定就是LCD1602了，这个以前用单片机玩烂了的东西，不仅时序简单，还内置字库，可以直接丢ascii码给它而不用管字库的事情，感觉挺方便的。看一下这副时序图，简单明了。我们需要搞清
2021-10-11 23:47:10
859
原创 硬件看门狗
漫长枯燥的考研日子终究还是来了。学弟都上楼调车了，楼下只剩下我这个老硬件，很清静短暂闲暇之余写点有意思的东西，别让大家把我给忘了w今天讨论的是我最近买的硬件看门狗。就是这个东西。正面是两颗继电器 电容 开关 和一些连接器背面是一颗CH551以及一些有源无源器件。很简单，我想大部分同学都可以一目了然，这可太熟悉了。三极管与二极管是两个继电器的外围。空焊的排针大概就是CH551的某个串口了罢买这个看门狗，是因为实验室的校园网每隔12h自动下线一次，导致我们的炼丹炉集体断网。学弟就去整了个脚
2021-04-01 13:15:28
1222
原创 Xilinx ZYNQ学习笔记（2）——PS端读写单口BRAM
PS读写单端BRAMBlock RAM是PL部分的存储器阵列，为了与DRAM（分布式RAM）区分开，所以叫Block RAM。ZYNQ的每一个BRAM大小为36KB，7020的BRAM有140个（4.9M），7030有265个（9.3M），7045有545个（19.2M）。每一个BRAM都有两个共享数据的独立端口，当然是可以配置的，可用于片内数据缓存、FIFO缓冲。使用BRAM进行PS-PL或者反向进行数据传输，是PS与PL进行互联的一种方法，实现较为简单。但是在实现双端通信之前，我们首先需要熟悉每
2020-08-30 16:04:16
5339
1
原创 2020 第十五届智能车 精简电磁传感器板 OPA4733
RF_sensor_simplified_v4精简版电磁放大传感器开源工程：GitHub
2020-08-10 19:31:03
504
原创 2020 第十五届智能车竞赛 杭电信工节能组 太极二队主板PCB工程（STC8G）
ECO_SmartcarMotherboard_Taichi022020 第十五届智能车 杭电信工节能组 太极二队 主板工程Target MCU：STC8G2K64S4-36I-LQFP48主板正面原理图PCB顶层
2020-08-10 18:44:00
619
原创 2020 第十五届智能车竞赛 杭电信工节能组 太极一队主板PCB工程（STC8A）
ECO_CarMotherboard_Taichi012020杭电信工节能组太极一队，主板工程Target MCU：STC8A8K64S4A12-28I-LQFP64开源链接主板正面原理图PCB顶层
2020-08-10 18:20:47
732
原创 基于EZ-USB FX2 CY7C68013A模块的应用（一）——FX2 芯片片上回环测试
在 Cypress Suite USB 3.4.7\Firmware 目录下，提供了一个基于 FX2 芯片的片上回环固件，名为 Bulkloop。官方说明中写道：this bulk loopback firmware based on the firmware frameworks.Loops back EP2OUT to EP6IN and EP4OUT to EP8IN.Building this example requires the full version of the Keil Too
2020-07-22 14:30:41
1255
原创 解决win10无法安装EZ-USB FX2 CY7C68013A驱动程序的方法
首先，让Win10禁用驱动强制签名。详细步骤请自行百度（如果不会的话）。因为篇幅原因，在此不过多赘述。找到你下载好的驱动文件，因为我们的目标操作系统是64位，因此打开64bit驱动的文件夹，找到这个cyusb3.inf。接下来使用vscode或者是你可以找到的文本编辑器打开。打开你的设备管理器找到未安装驱动的EZ-USB FX2设备，右键属性查看事件，找到它的VID和PID，复制下来。接下来在刚才打开的cyusb3.inf文件中，替换任意一个VID/PID，或者是在所有VID/PID后面再加.
2020-07-22 13:20:57
5432
1
原创 使用字体方式导入任意图案图像高清晰LOGO到AltiumDesigner（矢量）
TerayTech 2020.6.24对比平时的AD转换脚本，使用字体导入的方法可以大大加快图案导入的速度，提高执行效率并且一定程度的提高图形的质量。原图top silk 丝印层3D View white开始！首先需要准备一个额外的工具，High-Logic FontCreator。按理说任意版本都是可以的。我使用的是V11.5打开之后新建一个项目，所有的选项都保持默认即可font family name即为等会儿输出字体的名称，请不要乱输以防在电脑里找不到该字体。随意选中一个字
2020-06-24 08:52:35
1199
原创 Xilinx ZYNQ学习笔记（一）——使用PS读写SD卡
半年前用经费买的ZYNQ开发板，最近才派上用场。最近正在进行的一些工作需要用到它（没错就是那个离线式数字信号处理系列的），今天来写第一个程序，准备一下后面的数据采集操作。使用官方给的Example来测试SD卡的读写。首先打开Vivado，在这里我使用的版本是2019.1，属于比较新的版本，黑金给的很多例程不能正常编译了。。而我又是个硬件，我也看不懂C语言编译器报的到底是个什么鬼错误。所以重新新建一个好了。先打开工程新建。打开之后直接创建block design。因为我们的SD卡是纯运行在P
2020-06-19 23:39:04
6220
1
原创 离线式数字信号处理（二）——使用Matlab对STM32F4 ADC采集到的数据进行分析
昨天学弟帮我写好了采集程序，是基于STM32F4的，使用其ADC直接采样，采样2048个点并实施存入数组，随后写入SD卡中。详情请参考这篇文章 【实验室乱记】基于stm32的采集Adc与SD卡储存虽然我们的matlab程序正常跑起来了，但是文件存储的部分仍然有点小问题，因为12bit ADC采样获得的最大数值是4096，学弟的程序在存储这些数字进SD卡TXT文档的时候出现了一点小bug，那就是如果非4位数，在该行数字最后会出现几个空格，把不满4位数的补上。如果直接使用matlab打开，会直接报错，但是我
2020-06-19 22:34:50
3990
2
原创 RTL-SDR（RTL-2832）的模拟前端硬件结构分析
最近在学习各种模拟前端的结构，对SDR设备的前端做了一些研究，故写一篇笔记记录一下各种SDR的前端结构。首先当然是从最简单的RTL-SDR入手。对于没有接触过软件无线电的同学，先来介绍一下RTL-SDR。RTL-SDR是一种非常便宜的接收机，可用作基于计算机的无线电频谱仪，用于接收您所在地区的实时无线电信号（无需互联网）。根据特定的型号，它可以接收500kHz至1.75 GHz的信号。 RTL-SDR的大多数软件也是社区开发的，并且免费提供。RTL-SDR的起源源自 基于RTL2832U芯片组的量产
2020-06-15 00:12:08
7115
1
原创 飞思卡尔MK60DN512的超频极限
车队有同学碰到飞思卡尔K60系列的超频极限问题大概是上个月月底的事情了。但是那个时候只是为了赶紧把车跑起来，并没有准备总结所遇到的问题。自从有人研究出飞思卡尔MK60系列的超频方法，可以说是所有人都在超频。在我校车队的历史程序中，可以说几代学长基本都是超频使用的。而在超频的过程中也遇到了很多的问题。最早的应该是15级学长开始就存在有超频后，程序出现不问题等各种问题的记录。但是这么多年下来了，学弟都一直在抄老学长的程序，所以超频后不稳定的情况也就一直遗留下来了。我们上个月遇到的情况是...
2020-06-14 23:23:06
1111
原创 从AltiumDesigner导出原理图库到Allegro符号库的问题以及解决方法
用Allegro工具链作为日常工作的主力，实在是一件非常困难的事情。不知道大家是怎么想的？突然一下子从AD转过来，感觉都怀疑人生了，但是无奈以后吃口饭还必须要用到专业点的EDA工具。不知道有没有人跟我一样，把整个AD的符号库一股脑的导入到了Orcad里面，可不，我这就遇到了一些问题。现在记录下来方便更多的人。首先导出方法我就不多说了，就在AD的原理图库编辑模式下，选择export到Orcad CIS，很简单几步操作就可以。乍一看，好像都挺正常，很高兴，不用一个一个画了。但是问题才刚刚开始。首先
2020-06-14 23:09:32
1401
原创 Opi-Link项目记录（DIY版开源CMSIS-DAP仿真器）（一）
今天也是生草的一天wwww。我从下午一点吃完饭拿到板子开始贴片，一直调到下午18点吃饭前才解决所有的问题。总结一下还是自己tooyoung没有什么调试USB外设的经验。首先来介绍一下本项目。 大概在18年年底我们实验室量产过一批J-LINK OB。不用说这东西肯定是盗版的大家都明白。随着JLINK驱动版本的更新，在某个特定的时间或者是驱动版本往后我们的JLINK开始被识别出来是盗版的。仿真跑着跑着突然就disconnect了，十分操蛋。这东西已经够垃圾的了，就不开源了。网上大佬这么多，发出来还要被喷
2020-06-14 22:29:17
2059
2
原创 USRP B210 运行gnuradio时 FPGA固件版本冲突错误解决方法
事情起源于昨天拿到USRP后开始调试，结果整了一个下午都没解决这个问题。昨天晚上自己思考了一下，觉得还是版本问题。首先，uhd_find_devices和uhd_usrp_probe均可以正常运行，没有报错，固件正常加载，序列号也可看到。teray@teray-X550JK:~$ uhd_find_devices[INFO] [UHD] linux; GNU C++ version 7.5...
2020-02-09 11:50:28
3154
7
teraytech_fft.zip
2020-06-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人