qq_36640864-CSDN博客

原创 DDR问题

国产DDR板子两组DDR单独IP控制一组会出现写入后读出不一致的情况IP控两组DDR则正常

2022-04-13 15:18:24 171

1、arm axi官方文档：Documentation – Arm Developer<IHI0022C_amba_axi_v2_0_protocol_spec.pdf>、<IHI0022H_c_amba_axi_protocol_spec.pdf><IHI0051A_amba4_axi4_stream_v1_0_protocol_spec.pdf>2、xilinx axi文档：UG1037<Vivado AXI Reference>、UG934&

2022-02-17 14:40:41 247

原创滤波器系数配置

文档系数配置说的是 4CLK 一输出。我用的是 16CLK一输出我是32阶 16CLK一输出

2022-01-05 13:58:54 326

原创 V7 PCIE随记

pg023_v7_pcie_gen3在example中加TPL协议多路增加仲裁模块

2021-12-30 10:11:25 367

原创 Xilinx cable driver盒子驱动

1安装驱动，jungowindriver2更新驱动windrvr6

2021-12-24 09:55:03 310

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

qq_36640864的博客

原创 DDR问题

原创 AXI 直接看协议

原创滤波器系数配置

原创 V7 PCIE随记

原创 Xilinx cable driver盒子驱动

空空如也

空空如也

原创 DDR问题

原创 AXI 直接看协议

原创 滤波器系数配置

原创 V7 PCIE随记

原创 Xilinx cable driver盒子驱动

空空如也

空空如也

原创滤波器系数配置