qq_36662353的博客

在PYNQ上实现了一个简单的BNN网络，并对比了用FPGA加速和不用FPGA加速的时间，发现使用FPGA确实可以加速深度学习网络的识别。

本文是TCL教材的第三稿, 前两稿分别是《TCL的使用》和 《TCL培训教程》. 这一稿加入了不少内容, 是北研TCL兴趣小组共同 努力的结果. 本文详细介绍了TCL的各个方面, 特别对利用C\C++语言 扩展TCL命令作了详细论述. 本文附有大量实例.

本项目重点研究PIFA天线的小型化，利用已有的小型化技术，本项目提出一种运用表面开槽法来减小PIFA天线的体积，所选的工作频段为DCS1800，通过对PIFA天线的辐射片开槽处理，在保证天线的谐振频点不变时，可以缩小天线的体积。借助电磁仿真软件HFSS的设计和仿真，在已经设计好的PIFA天线的辐射金属片表面开槽，为了能够保持原来的工作谐振频点不变，可以发现PIFA天线的的尺寸明显减小。

该项目在Verilog HDL中提供SPI Mode-3主从模块。数据宽度为8位。它是为Xilinx Spartan 6合成的，时钟频率最高可达225MHz。最大SPI时钟（sck）频率为112MHz，由主时钟得出。来自主时钟的SCK缩放比例可以是2、4、8和16，也可以进一步减小。 SPI主模块以FSM（有限状态机）编码。从模块的设计就像移位寄存器一样。接口信号是SCLK（或SCK），MOSI，MISO和SS。SCK是由主设备生成的SPI时钟。MOSI是主机的数据输出，是从机设备的数据输入。MISO是从机数据输出，是从机数据输入。SS是从机选择低电平有效信号，它使总线中的从机设备处于激活状态。

FPGA作为IIC器件的主机，EEPROM芯片作为从机，里面代码已经通过modelsim仿真过，并在板级验证过，通过signal tap看过了信号，验证完全正确。

BCH的编码与解码，利用matlab的simulink实现，通过对加入与不加入BCH的编码模块产生的结果进行对比。