探秘MSHR

最新推荐文章于 2024-11-20 16:14:15 发布
最新推荐文章于 2024-11-20 16:14:15 发布
阅读量803 收藏 4
点赞数 1
分类专栏： 缓存 文章标签： 缓存
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36817827/article/details/125196754
版权

MSHR

1. 背景

1.1 非阻塞缓存

I-Cache 只需要读取，且取指令要求串行的顺序，因此该结构不能简单地使用非阻塞的方式。
情况分析： 不管是 load 指令还是 store 指令，当发生 D-Cache 缺失时，D-Cache 和物理内存之间都需要交换数据。
两种比较
发生 D-Cache 缺失后，仍可以执行后面的 load/store 指令；

2 MSHR

MSHR(Miss Status Holoding Register)
美国 David Kroft 提出。当采用这种方式后，D-Cache 缺失有可能在不同的层级，因此会导致指令顺序与原始顺序不一样。

2.1 MSHR的存储方式

在这里插入图片描述
在这里插入图片描述

2.2 工作流程

在这里插入图片描述
当两个表中某个表满，则需要暂停读取指令，等待处理某个 miss

3 代价

需要比较电路和控制电路，以及 MSHR 存储。
在超标量处理器中，采用了分支预测和乱序执行，会导致D-Cache 确实的概率。

Miss Status Handling Registers (MSHR) 计算机体系结构
Sensente的博客
05-22 2070
体系结构知识。 MSHR是一种“缓冲buffer”，存储之前要访问的但是Cache Miss 的请求。 具体操作如下： 当发生Cache Miss时： 首先搜索MSHR看是否有相同的Block也是处于缺失状态： ·如果找到了，分配一个Load/Store直接装入，一起解决历史和此次缺失（请求合并，向下一级缓存请求数据）； ·如果未找到，且MSHR尚有余位，分配一个位置； ·如果未找到，且没有余位，发生资源冲突。 对于MSHR本身： 类似一个Miss缓冲数组，依次向下一级请求数据，得到返回数
MSHR(Miss Status and Handling Register)
Jinlong_Xu的博客
11-08 2935
MSHR(Miss Status and Handling Register)     On a cache hit, a request will be served by sending data to the register file immediately. On a cache miss, the miss handling logic will first check the mi
MSHR(Miss Status Handling Register)
limanjihe的专栏
08-26 2825
reference: ※https://baike.baidu.com/item/MSHR/5968221?fr=aladdin ※https://blog.csdn.net/dark5669/article/details/53895775 ※Li C, Song S L, Dai H, et al. Locality-Driven Dynamic GPU Cache Bypassing[J]. 2015. ※超标量处理器设计，姚永斌，p314，要支持非阻塞cache，在处理器中就需要将那些已经产生D-C
【Arch】MSHR in Non-Blocking Cache
线条艺术的博客
03-06 1320
MSHR的两部分可类比于正常运行中的公交车，1个司机（MSHR本体的表项）对应1到N个乘客（Load/StoreTable的表项），始发站（首次缺失）司机上车，中间站（再次缺失）乘客逐渐增多，终点站（CacheLine读回）司机和乘客全部下车。
MSHR（miss status handling register）
十一月zz的博客
08-24 5816
MSHR的作用：    On a cache hit, a request will be served by sending data to the register file immediately. On a cache miss, the miss handling logic will first check the miss status holding register (MSHR) t...
什么是MSHRS
skywf的博客
03-10 1627
assoc = 2 tag_latency = 2 data_latency = 2 response_latency = 2 mshrs = 4 tgts_per_mshr = 20 assoc 组相联 mshrs cache的失效状态保存寄存器
MSHR
最新发布
03-24
经过分析，您提到的“Microsoft Human Resources (MSHR)”可能是一个误解或者混淆的概念。在现有的技术领域中，并不存在名为“Microsoft Human Resources (MSHR)”的具体系统或服务。以下是关于 MSHR 和 Microsoft ...
mshr-h.github.io
04-28
$ git clone git@github.com:mshr-h/mshr-h.github.io.git 最新帖子 $ hugo new posts/2020-04-01-title.md 部署 $ git add . $ git commit -m " add new post " $ git push 推送到GitHub存储库后，GitHub Actions...
mshr-h.VerilogHDL-1.11.4.vsix
04-26
mshr-h.VerilogHDL-1.11.4.vsix
fenics mshr下载
02-08
### 下载和安装 FEniCS mshr 模块 为了下载并安装 FEniCS 的 `mshr` 模块，推荐的方法是通过 Docker 或者 Conda 来获取完整的 FEniCS 平台环境。这可以确保所有依赖项都得到正确处理。 #### 使用 Docker 安装 ...
vscode-systemverilog-support:[不建议使用]使用mshr-hvscode-verilog-hdl-support
03-11
SystemVerilog对VSCode的支持 基于 SumblieText软件包的SystemVerilog支持。 特征 完毕 .sv .SV文件的语法突出显示 摘录： 块： always_ff ， always_comb ， module ， initial ， function ...
MSHR 理解
This is Chuanqiz's Blog
12-27 2583
Miss Status Handling Registers 缺失状态保持寄存器 作用： keep track of outstanding misses 就是保存 misses 状态的轨迹信息的一个表Each MSHR contains enough state to handle one or more accesses of any type to single memory l
【学习笔记】非阻塞式Cache
maomaochong1968的博客
04-28 3030
【学习笔记】非阻塞式Cache前言一、非阻塞式Cache的结构二、MSHR的作用三、Implicitly Addressed MSHRs四、Explicitly AddressedMSHRs1.Implicitly Addressed MSHRs的缺陷2.Explicitly AddressedMSHRs五、In-Cache MSHR Storage参考 前言 当存储访问请求未命中L1 cache，该请求将被转发到存储结构的更高层次。未命中的cache访问直至请求数据被返回时才能被完成。一个阻塞的cach
On-Chip-Networks之interface with system architecture
major的博客
11-20 833
在过去15年中，单核处理器计算机芯片已让位于多核芯片。这些多核和众核系统已成为计算机系统的主要组成 部分，标志着我们设计和构建这些系统的方式发生了重大转变。未来性能的提升将依赖于消除处理器与内存组件之间的通信瓶颈，这些内存组件为这些高带宽的多核设计提供数据。execution units或cores之间的高效通信将日益成为提高多核芯片性能的关键因素。此处我们主要讨论如下三种主要的architecture。
CACHE 的组织方式
huangkangying的专栏
11-11 2338
<br />这里主要介绍四种cache的组织方式：<br />1. Direct-Mapped Cache：直接映射<br /><br /> <br />2. Associative Cache: 相联<br /><br />3: Set-Associative Cache: 组相联<br /><br /> <br />4. Sector mapped cache: 区域映射<br /><br /> 
GPU中的内存相关概念
feng__shuai的博客
09-05 1371
在缓存中有一个概念叫做cache line ，可以理解为一个内存单元大小，比如一个cache line是64字节的缓存L1, 如果L1的缓存大小是512字节，那么一共有8个单元(cache line)1个sector是global memory上的最小内存访问单元，也就是32字节。
Cache的组成结构
anjiashuai521的专栏
03-09 6121
在一个Cache中包含多行多列，存在若干类组成方式。在处理器体系结构的历史上，曾出现过更多的的组成结构，最后剩余下来的是我们耳熟能详的Set-Associative组成结构。这种结构在现代处理器微架构中得到了大规模普及。 在介绍Set-Associative组成结构之前，我们简单回顾另外一种Cache组成结构，Sector Buffer方式[23]。假定在一个微架构中，Cache大小为16KB，
gem5学习（16）：gem5内存系统——The gem5 Memory System
共同学习，共同进步。
01-20 1592
gem5内存系统
现代处理器设计——超标量处理器基础（5-8）
shuiliusheng的专栏
08-29 2445
现代处理器设计——超标量处理器基础（5-8） 重命名中出现的影子寄存器（shadow registers）具有专有用处，例如作为计数寄存器，链接寄存器的重命名等。 分派阶段停顿的产生原因：寄存器读端口饱和，保留站饱和，重命名缓冲饱和，完成缓冲饱和，多于一条指令分派到同一单元（保留站只有一个写端口），串行化限制 串行化限制：某些指令要求之前的指令必须在该指令执行之前完成分派/执行，之后的指令必须...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值