自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(4)
  • 收藏
  • 关注

原创 2021-06-30

操作问题集锦1.二进制加法中含数据取反,先取反再加法否则a=101;b=010,a+b结果为4bita+~b=4’b0101+4‘b1101 错误c=~b=101;a+c=4’b0101+01012.状态机中的输出两句需要begin end上面正确,下面错误

2021-06-30 11:43:12 48

原创 2021-05-17

1.卷积编码1/2码率:对输入的数据进行卷积编码,编码速率为1/2,即每输入1个比特编码输出2个比特2.打孔,打孔率打孔 puncturing,是压模中的一种模式,另一种是扩频因子减半。在HSDPA L1 coding中速率匹配中有用到,可以参考3GPP25.213。在HSDPA中用到了2次速率匹配,第一次是为了将编码后的bit流经过速率匹配后能适合UE的能力。第二次速率匹配是为了适合各个物理信道的能力。打孔是根据RNC的RRC信令配置下来的参数所设置的模式将bit流中的一些冗余bit去掉。(1/3t

2021-05-17 15:58:23 763

原创 modelsim错误集锦

** Error: (vsim-3033) Instantiation of ‘lpm_counter’ failed. The design unit was not found.出现这类错误就是因为在工程文件夹/simulation/modelsim文件夹下面缺少了必要的仿真文件.v(Verilog HDL)。Verilog HDL语言的仿真库文件为220model.v,sgate.v和altera_mf.v;VHDL语言的仿真库文件为220pack.vhd、220model.vhd、altera

2021-03-26 15:53:12 3765

原创 quartus一些问题

signalTap II遇到的问题红色部分是问题所在先点击SOF Manager的三个点,再点蓝绿色的向下的箭头,下载,就可以了

2020-11-23 20:28:57 494

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除