- 博客(8)
- 收藏
- 关注
RSS订阅转载 FPGA面试题
1：什么是同步逻辑和异步逻辑？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。 异步时序逻辑电路的特点：电路中除可以使...
2019-06-01 00:37:48
8744
1
转载 同步电路和异步电路的区别
摘自 何宾著《XilinxFPGA设计权威指南》P86~P91同步电路和异步电路的区别在于电路触发是否与驱动时钟同步，从行为上讲，就是所有电路是否在同一时钟沿下同步地处理数据。同步复位和异步复位电路是同步电路和异步电路中两个典型的逻辑单元。在同步复位电路中，当复位信号有效时，必须要等到时钟沿有效时，才能处理复位信号相关逻辑行为；而在异步复位电路中，当复位信号有效时，立即处理复位信号相关逻辑行为...
2019-06-01 00:27:45
20708
1
原创 STM32CubeMX点亮LED,UART
1、创建STM32CubeMX工程;input clk;input rst;input key;output [7:0] seg; //数码管段码输出output [7:0] dig; //数码管位码输出reg clk_1s;reg [7:0]seg;//定义段码寄存器reg [3:0]dig;//定义位码寄存器reg [24:0]cnt_1s;...
2018-06-30 19:00:54
5896
9
翻译 verilog小数分频
在实际应用中，还经常会遇到小数分频。实现小数分频经常采用两种方法。 1、方法一用数字锁相环实现，先利用锁相环电路将输入时钟倍频，然后再利用分频器对新产生的高频信号进行分频得到需要的时钟频率。例如要实现5.7分频，可以先将输入的时钟10倍频，然后再将倍频后的时钟57分频，这样即可以精确实现5.7的小数分频。这样的好处可以做到精确分频。但是需要器件包含锁相环电路，但有的FPGA器件内部是不包含锁相环...
2018-06-30 13:51:20
13016
5
原创 FPGA占空比为50%的奇数分频
实现对输入信号CLK的7分频，同时得到了占空比为50%的方波信号，程序中采用了两个计数器，一个由输入时钟CLK上升沿触发，另一个由输入时钟下降沿触发，两个分频器的输出信号正好有半个时钟周期的相位差，最后将两个计数器的输出相或，即得到了占空比为50%的方波波形 test.vmodule test(clk,reset,out); input reset,clk; output out; ...
2018-06-30 12:38:54
3384
原创 SPI专题（一）----STM32驱动FLASH(W25Q128)
1、硬件连接 W25Q128 将 16M 的容量分为 256 个块（Block），每个块大小为 64K 字节，每个块又分为 16个扇区（Sector），每个扇区 4K 个字节。 W25Q64 的最少擦除单位为一个扇区，也就是每次必须擦除 4K 个字节。操作需要给 W25Q64 开辟一个至少 4K 的缓存区，对 SRAM 要求比较高，要求芯片必须有 4K 以上 SRAM 才能很好的操作。 ...
2018-06-19 20:24:39
42228
2
原创 VGA彩条信号发生器
/*学习VGA显示原理,显示彩条信号。连接开发板的VGA接口和电脑显示器，拨码开关1，2同时不上拨， 则显示8色方格（棋盘格）拨码开关1抬上去，2不上拨，则显示变换方向的8色方格（棋盘格）拨码开关1，2同时拨上ON，则显示8色横条拨码开关1不拨，2拨上ON，则显示8色竖条*/module VGA( clock, switch, disp_RGB, hsync, vsync);...
2018-06-16 22:58:38
2544
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人