- 博客(12)
- 收藏
- 关注
RSS订阅原创 多媒体语音信号处理LTP长时预测器
前人栽树后人乘凉：记得关注！感谢室友！感谢同学分享！题目：代码：clc;clear all;%读取音频文件[s,fs] = audioread(‘F:\JI course\第二学期\ECTE801Multimedia Signal Processing\ECTE801多媒体信号处理\ECTE801多媒体信号处理\Speech+Files-20200213\Male16k-2017....
2020-03-26 21:28:49
1127
1
原创 多媒体语音信号处理LPC线性预测
前人栽树后人乘凉：记得关注题目：代码：clc;clear all;%载入文件[s,fs] = audioread('Male16k-2017.wav'); s=s(:);%设置参数tf = 0.02; % 20msframe = tf * fs; % 一帧信号的大小overlap = 0.5; % 50%帧移% 第一步先操作加窗但是没有overlapadd% Fi...
2020-03-23 21:26:59
867
1
原创 面试准备第二弹
1：什么是竞争冒险现象？怎么判断？如何消除？在组合逻辑电路中，某一些变量在经过不同的传播途径后，达到电路中某一个汇合点的时间有先有后，这种现象我们称为竞争。由于竞争导致的瞬时错误，我们称为冒险。如何消除：1：加滤波电容。2：加选通信号。3：增加冗余逻辑。2：TTL电路和COMS电路的区别，两者可以直接相连吗？TLL 是在0.3 - 3.6v 之间。CMOS则是12v 和 5v.CM...
2020-03-23 15:56:30
612
原创 第一次面试准备
我呢最近这一周都在找实习找工作，在周三周四时候投递了很多简历，估计收到的疫情的影响，目前只收到一家公司的面试邀请。我真的 好像去实习呀，好像去实习呀！为了准备好实习，这两天临时集中突击一下，面试题。。。。。祝我好运！！！面试复习第一弹：1：什么是同步逻辑什么是异步逻辑？同步逻辑：1：时钟之间有固定的因果关系。2：个触发器的时钟联系在一起。3：只有当时钟脉冲到来时电路状态才会发生改变。异步逻...
2020-03-22 11:59:22
241
原创 FPGA学习笔记第六弹
FPGA学习笔记第六弹今天来回顾一下如何写仿真文件吧，强烈的建议从你一开始学习Verilog时候就开始写仿真测试文件，这是一个习惯需要慢慢的好好的养成。首先呐，我们不需要把仿真当作一件很麻烦，甚至很难的事情，这里我觉得特权同学总结的很到位：反证其实就分为以下几个步骤：1：对被测试的模块顶层接口进行例化和。2：给被测试的模块添加激励信号。3：查看仿真的结果，判断输出信号是不是正确的。先...
2020-03-20 17:40:46
327
原创 FPGA学习笔记第五弹
FPGA学习笔记第五弹基于FPGA的跨时钟域信号处理在实际设计中我们一般会遇到很多关于时钟域处理的问题，越是复杂的FPGA设计，越是存在很多关于跨时钟处理的问题。如何解决跨时钟域带来的问题：1： 同步处理（先寄存一个时钟周期在使用）2：利用存储器（FIFO）握手信号什么是握手信号：所谓的握手信号，即通信双方使用了专用的控制信号进行状态的指示，这个信号，作为接受方和发送方实现通信的一个...
2020-03-18 10:59:23
109
原创 FPGA学习笔记第四弹
FPGA学习笔记第四弹还是先声明一下：这些东西都是前人哪里学来的，不做商业用途，我单纯写着玩玩。按照计划和一般的学习进度，在掌握FPGA基本语法之后，我们应该学习一下FPGA的重要设计思想。1：速度和面积互换原则：什么是速度： 速度指的是FPGA执行的速度。什么是面积： 是通过对一个工程所运行时消耗的触发器（FF），查找表（LUT）数量或者等效门数量来衡量的。速度和面积之间存在着矛盾，...
2020-03-17 15:59:03
122
原创 FPGA学习笔记第三弹
FPGA学习笔记第三弹1：同步复位和异步复位：说实话这个问题在我没有看书时候，我一直以为是一样的没有什么区别。那他们到底有何不同之处呢：同步复位的逻辑代码：always@(posedge clk) if(!rst) b <= 0; else a <= b;异步复位逻辑代码：always@(posedge clk or nege...
2020-03-16 17:32:07
243
原创 FPGA学习笔记第二弹
FPGA设计技巧：1：一款好用的编辑软件：其实我们完全可以使用Vivadao或者Quartus自带的编辑代码软件。这两个我都用过，但是说实在的我是都用过了，着实一搬般。然后推荐一下我一直在用的编辑软件：Notepaid++。体积小，插件多，字体可调，语法高亮。2：Verilog基本语法：现在我们来复习一下Verilog的基本语法吧：module…endmodule（每个模块，必不可少的）...
2020-03-15 20:11:40
186
原创 FPGA知识笔记第一弹
FPGA 学习笔记第一弹1： FPGA 和 ASIC 的区别：ASCI: 就像是一个已经具备了各种功能的大平台，咱们想要用到什么功能就自己打开相关功能模块的控制器。FPGA：它更像是一个积木，我们能够灵活的配置相关的功能，我们需要用到什么功能就自己设计什么功能。2： Altera 和 Xilinx这个不用多说了，就是我们最常用的两大厂商了。Altera现在被Inter收购了。我个人是都用...
2020-03-14 16:35:54
220
原创 SSE and FSE 系统设计
不好意思，拖了好久才开始写这些博客，今晚准备熬个小夜了。碰巧今天实验课要求设计SSE 和 FSE 系统，所以就以这个作为一个开始吧。首先我先来解释一下几个相关的定义：均衡器：关于什么是均衡器我们可以通过一个问题来切入：我们假设信道特性C(w)是已知的，在实际信号的传输过程中肯定存在滤波器设计有缺陷，或信道特性发生变化导致传输的效果变差。因此我们为了解决这个问题就考虑在接收滤波器和抽样判决器之...
2019-11-01 23:09:53
1279
2
原创 部分资源帖
Matlab：《Matlab2016一本通》链接：https://pan.baidu.com/s/1gJUHTxPq3kBx2HDMAkEHZA提取码：4b8y《数字解调电路的Matlab实现》链接：https://pan.baidu.com/s/1nv4Q-IFmXpQRlXSKzmim6A提取码：0upgPython1：《Python数据之道知识手册》：链接：https://pa...
2019-11-01 23:08:26
2197
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人