- 博客(2)
- 收藏
- 关注
原创 重温FPGA设计流程(七、纯Verilog实现数字频率计)
软件:Vivado2017.4 板卡:Ego1 型号:xc7a35tcsg324-1 七、纯Verilog实现数字频率计 hz_counter_top.v `timescale 1ns / 1ps module hz_counter_top( input wire clk_100MHz, input wire clr, input wire sig_source, output wir...
2019-06-04 01:03:48 5045 5
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人