- 博客(4)
- 收藏
- 关注
原创 芯片设计的隐形瓶颈:STA 中的延迟到底怎么算?
在数字芯片设计中,“是否按时完成计算”是时序分析的核心问题。静态时序分析(STA)通过扫描整个电路的路径拓扑,验证所有可能的数据传播路径是否在时钟周期限制内完成。而延迟,是衡量这条路径能否“及时抵达”的时间成本。
2025-05-09 16:40:34
274
原创 快速构建OpenROAD开发环境:配置、编译与运行
OpenROAD(Open Rapid Object-Oriented Design)项目旨在构建一个完整的、可重复的、开源的数字芯片后端设计流程(RTL-to-GDS)。它对教育、研究和初创芯片公司都极具吸引力,为数字芯片设计提供了强大的工具链,而无需昂贵的商业 EDA 工具。本文将带你快速完成 OpenROAD 环境的配置、源码编译、并运行一个简单设计,从零开始掌握 OpenROAD 的基本使用方法。
2025-05-08 16:53:48
1674
原创 如何用 Docker 和 VSCode 高效开发 OpenROAD 项目
OpenROAD(Open Routing and Optimizing and Assembly of Designs)是一个开源的数字芯片后端设计工具,致力于实现数字 IC 设计的自动化流程。项目由多个子模块组成,支持完整的 RTL-to-GDSII 流程,广泛用于学术研究和开源芯片开发中。我们首先需要从 GitHub 上克隆 OpenROAD 项目。克隆完成后,你就得到了完整的 OpenROAD 源码及其依赖,为后续基于 Docker 的构建和远程开发做好准备。
2025-05-07 16:32:54
315
原创 复合电流源 (Composite Current Source)
NLDM(Nonlinear Delay Model)使用 LUT(查找表)建模延迟和转换时间,它的延迟计算方式很简单:输入条件:输入的 slew(转换时间)+ 输出的负载电容输出结果:对应的 delay 和 output transition(输出边沿rf)假设波形是理想的(近似线性)实际波形可能是非线性或受干扰的(串扰/噪声),但 NLDM 无法表达这些波形细节。只考虑 0.5VDD 点只关心输入输出达到 0.5VDD 的时间,却忽略了整条波形路径,容易低估/高估 delay。
2025-05-07 15:51:54
1373
CCS Timing Library Characterization Guidelines
2025-05-07
CCS Technology
2025-05-07
Synopsys CCS Timing Technical White Paper
2025-05-07
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人