实验一 硬件仿真环境搭建与复位/时钟电路设计

最新推荐文章于 2023-02-03 21:39:05 发布
最新推荐文章于 2023-02-03 21:39:05 发布
阅读量1.2k 收藏 4
点赞数 1
分类专栏： 智能嵌入式实验 文章标签： 单片机 stm32 c语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_38162369/article/details/122501769
版权

实验一 硬件仿真环境搭建与复位/时钟电路设计

相关电路代码文件下载：https://wwe.lanzouw.com/ioorOyxic0h

目录

一、实验目的

➢ 了解Proteus仿真软件的安装
➢ 熟悉Proteus仿真软件的使用
➢ 熟悉STM32F103处理器的复位电路与时钟电路设计

二、实验内容

➢ （1）利用Proteus软件设计STM32F103处理器的手动复位电路
➢ （2）利用Proteus软件设计STM32F103处理器的高/低速时钟电路

三、实验电路图

在这里插入图片描述
在这里插入图片描述

四、实验环境

  • Proteus Professional 8.9 SP2

五、实验步骤

1、新建项目
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
2、按实验电路图绘制电路
按钮：BUTTON
电阻：RES
电容：CAP
在这里插入图片描述
晶振：CRYTAL
在这里插入图片描述

千色千寻
关注
  • 1
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
例说FPGA 时钟与复位电路设计（一）
07-19
1、FPGA全局时钟网络 2、FPGA时钟和复位电路 3、器件手册中I/O电平标准 4、时钟差分对的间隔
51单片机实训day2——创建Proteus工程以及Proteus基本控件的使用｜单片机最小系统电路设计:电源配置 复位电路 晶振电路
m0_57656758的博客
12-22 7363
如表1 所示，列出了常用的选择图标，这些图标均有其特定功能，我们在画proteus仿真图时，可根据需要进行选择。
PROTEUS中的复位电路
热门推荐
assemble8086的专栏
03-04 3万+
转自：http://wenku.baidu.com/link?url=1gIqQ1uVmLcYk-xUQpJ3eyyqz0jzz6LpMNpZGqW5OnQD0Qjw7h5OKQrpJd5hc_e5NfsjcO8b8FjVDolINpkK_U1NFOoh5w86UAV5ILVcsL3 单片机在启动时都需要复位，以使CPU及系统各部件处于确定的初始状态，并从初态开始工作。89系列单片机的复位信号是
单片机外设复位的处理
weixin_44057803的博客
02-03 1799
最后，容易产生非同步复位，在处理器复位后，对外设写入命令时，可能被外设所复位掉，导致初始化出错。最可靠并最具操作性的是保证外设复位的可控性，使外设的复位信号与处理器复位信号分开，由处理器的某一GPIO来控制。对于应用系统中有多个外设时，不应该如图8(a)那样把多个外设的复位引脚连在一起，由处理器的一个GPIO控制，进行一次外部硬件复位。不同的外设，其复位时序要求不同，具有个性与特殊性，系统应根据具体的复位时序要求进行个性化复位，否则可能导致外设工作不正常。无法单独再次复位外设，因为外设是不可控的。
(全过程)基于STM32的无刷电机Proteus仿真
weixin_42717467的博客
03-17 2万+
目录 一、实验目的二、系统功能说明三、系统设计说明3.1 整体硬件电路图3.2 硬件模块说明3.2.1、系统上电、复位及引脚资源分配3.2.2 无刷直流电机3.2.3 LCD屏幕模块四、设计详细步骤`（含过程截图）`4.1、创建proteus工程4.2、搭建硬件电路2.1 添加LCD屏幕2.2 添加电路指示灯2.3 添加无刷电机及其驱动2.4 为原理图添加必要说明：五、软件设计说明5.1 UCOS-ii移植与标准库API使用5.2 系统任务及任务内容5.3流程图六、调试过程(含常见错误的解决)6.1
Proteus仿真最小系统板的绘制及流水灯
weixin_64459915的博客
10-25 3080
Proteus仿真最小系统板的绘制及流水灯
基于FPGA的音乐硬件演奏电路设计与实现（一）
01-19
摘要：该文在EDA 开发平台上，利用VHDL 语言设计数控分频器电路，采用可编程逻辑器件CPLD/FPGA,经过整体分析、模块化分析、整体与模块的仿真分析三个步骤，以乐曲《梁祝》为例，使硬件实现了整体复位、按键选择演奏...
EDA/PLD中的时钟恢复电路的Multisim仿真
11-13
图中正弦信号是9l5Mflz交流高频信号；半波信号是经过电压比较器后输出的高频时钟信号。 　图 高频时钟信号波形 　欢迎转载，信息来源维库电子市场网（www.dzsc.com） 来源:ks99
FPGA实战演练逻辑篇：FPGA时钟和复位电路设计
08-08
本文是小编为广大读者搜罗来的关于FPGA时钟和复位电路的设计，供广大读者们参考学习。
例说FPGA之时钟与复位电路设计
07-18
FPGA的时钟输入都有专用引脚，通过这些专用引脚输入的时钟信号，在FPGA内部可以很容易的连接到全局时钟网络上。所谓的全局时钟网络，是FPGA内部专门用于走一些有高扇出、低时延要求的信号，这样的资源相对有限，但是...
浅谈FPGA/CPLD的复位电路设计
07-19
本文主要对FPGA/CPLD的复位电路设计进行了说明。
单片机系统组成及电源/复位/振荡电路解析
01-19
单片机系统主要由电源、复位、振荡电路以及扩展部分等部分组成。系统原理图如图所示。  电源模块  对于一个完整的电子设计来讲，首要问题就是为整个系统提供电源供电模块，电源模块的稳定可靠是系统平稳运行的...
单片机最小系统组成及电源/复位/振荡电路解析
08-15
单片机最小系统主要由电源、复位、振荡电路以及扩展部分等部分组成。
EDA/PLD中的复位电路的Multisim仿真
11-13
复位电路的Multisim仿真结果如图所示。在图中，当电源电压上升到一定值时，复位信号跳高使控制部分正常工作。图中，处于上方的信号是电压信号，处于下方的信号是复位信号。 图 复位电路波形 　欢迎转载，信息来源...
基于高速CMOS时钟的数据恢复电路设计与仿真
01-28
文中基于2.5 GB/s的高速型数据收发器模型，采用SMIC 0.18 μm的...并对时钟进行数模混合仿真检测，测试结果表明：电路对于2.5 GB/s的差分输入数据，可快速高效完成数据恢复和时钟定时复位，具备极高的开发与应用前景。
集成电路测试仪电源电路的仿真设计研究与应用
01-20
0 引 言 　集成电路测试仪可用来测量集成电路的好坏，在电子实验室...在进行电路改进前，从电路参数设计，电路功能仿真验证等都在计算机上先用EDA软件完成，不但缩短了电路设计时间，而且大大地节约了成本。 　EDA技
实时时钟电路设计
12-10
文中讨论了一些与实时时钟晶振选择以及电路设计相关的问题。  关键词：实时时钟 RTC 晶振 1 RTC结构特点 实时时钟的基本功能是保持跟踪时间和日期等信息，但许多RTC还提供有多种附加功能，如：看门狗定时器、...
IC芯片FPGA设计 异步复位同步复位电路设计verilog源码+Testbench仿真源码.zip
06-06
IC芯片FPGA设计 异步复位同步复位电路设计verilog源码+Testbench仿真源码 module areset_srelease_tb(); reg rst_n; //?????? reg clk; //?? reg din; //???? wire dout; //???? areset_srelease u_areset_...
LM5060MM/NOPB电路设计
最新发布
04-23
LM5060MM/NOPB是一款高度集成的电池保护和监控芯片，适用于锂离子电池和聚合物锂离子电池的保护应用。它提供了多种保护功能，包括过压保护、欠压保护、过流保护和过温保护等。 LM5060MM/NOPB的电路设计主要包括以下...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值