最近项目上用到FPGA驱动GV7600输出SDI信号,输出分辨率1920*1080p,首先,了解GV7600芯片的特性功能,按照bt1120协议传输10位Y,Cb,Cr数据;其次,我的项目中用的是10位通道分时复用传输Y,Cb,Cr数据;配置引脚很重要,当初verilog代码写好了,因为硬件引脚配置错误,导致调试一直不通;同时,sof文件也要一直更新,
根据10bit HD模式,在硬件pcb上配置如下4个引脚(红色字体)
信号名称 |
信号属性 |
信号说明 |
Sys_clk |
input |
系统时钟:30 MHz |