qq_38716211的博客

Verilog 是硬件描述语言，在编译下载到 FPGA 之后， FPGA 会生成电路，所以 Verilog 全部是并行处理与运行的； C 语言是软件语言，编译下载到单片机/CPU 之后，还是软件指令，而不会根据你的代码生成相应的硬件电路，而单片机/CPU 处理软件指令需要取址、译码、执行， 是串行执行的。 Verilog 和 C 的区别也是 FPGA 和单片机/CPU 的区别， 由于 FPGA 全部并行处理， 所以处理速度非常快，这个是 FPGA 的最大优势，...

1.阻塞赋值（Blocking） 阻塞赋值，顾名思义即在一个 always 块中，后面的语句会受到前语句的影响，具体来说就是在同一个always 中，一条阻塞赋值语句如果没有执行结束，那么该语句后面的语句就不能被执行，即被“阻塞”。也就是说 always 块内的语句是一种顺序关系，这里和 C 语言很类似。 符号“=”用于阻塞的赋值（如:b = a;）阻塞赋值“=”在 begin 和 end 之间的语句是顺序执行，属于串行语句。 在时序逻辑下使用阻塞赋值为例来...

Verilog基本语法之wire和reg Verilog语法之多，初期学习我们只需要掌握常用的语法就OK了，今天谈谈数据类型：wire和reg ①wire：线型 ②reg：寄存器型...