计算机组成原理考研二轮总结

—————————————数据的表示和运算———————————
1.表示范围（字长n+1）
原码整数： 原码小数：
补码整数： 补码小数：
2.加减法溢出检测
(1)一位符号位
V=AB!C+!A!BC
(2)两位符号位
S1⊕S2 原来的符号是（11负或者00正）
(3)采用进位位
CS⊕C1 一位符号位的进位和数据最高位的进位
3.快速进位链
快速进位链中各位的进位均不依赖于低位的进位，各位的进位可以同时产生，加快进位速度。
C1=G1+P1C0
C2=G2+P2C1=G2+P2G1+P2P1*C0
…其中 G=AB P=A⊕B
4.负数的浮点转换，先规格化再取补码，规格化的标志数符位和最高数位相反
浮点加减法，需要对阶，小对大，需要右规

——————————————存储系统———————————————
一.半导体随机存储器
SRAM（静态随机存储器）不需要刷新，集成度低，速度快，作cache
DRAM（动态随机存储器）需要刷新，集成度高，速度慢，作主存

易失性存储器：断电后数据丢失。SRAM和DRAM都是。
RAM（随机存储器）和ROM（只读存储器）都支持随机存取。ROM掉电不丢失。

二.主存与CPU的连接
按字节，按半字，按字编址 地址寄存器和数据寄存器的关系
//数据寄存器（MDR）的位数：
字长
//地址寄存器（MAR）的位数：
跟主存大小、编址方式、字长有关
主存容量／编址方式
（例：主存128KB，按字编址，字长16位，则128KB=2^17B,217B/2B=2^16,则MAR16位）
三.高速缓冲存储器
1.存储系统分为两个层次：
“Cache-主存”层次（对CPU访存起加速）和“主存-辅存”（扩容）层次。
速度快、容量大、价格低

2.程序访问局部性原理
·时间局部性：如果一个存储单元被访问，这个单元可能会很快被再次访问。
·空间局部性：如果一个存储单元被访问，它邻近的单元也可能很快被访问。
原因：程序中大部分指令顺序存储，顺序执行。
实例：循环程序／高速缓冲技术
3.Cache和主存的映射方式（@地址结构）
1.直接映射
主存字块标记（区号）+cache字块地址（块号）+字块内地址
2.全相联映射
主存字块标记+字块内地址
·主存字地址：主存块号+块内地址
·Cache字地址：Cache块号+块内地址
·块从第0块开始
3.组相联映射

————————————————指令系统————————————————
指令（机器指令）：计算机运行最小的功能单位
指令系统：硬件和软件的交界面
一.指令格式
操作码+地址码
【1】
·定长操作码
·扩展操作码
【2】根据操作数地址码数目不同，将指令分为：0/1/2/3/4地址指令
二.寻址方式：寻找指令或操作数的有效地址
寻址方式分为：指令寻址、数据寻址

• 指令寻址：
  1.顺序寻址：PC+1（一个指令字长），自动形成下一条指令的地址
  2.跳跃寻址：通过转移类指令直接或间接给出下一条指令的地址

• 数据寻址：
  指令格式：操作码+寻址特征+形式地址A
  1.隐含寻址 0
  累加器ACC作为第二操作数地址，指令给出第一操作数的地址
  2.立即数寻址 0 A为操作数
  3.直接寻址 1 EA=A
  指令字给出操作数有效地址
  4.间接寻址 >=2 EA=（A）
  指令字给出 操作数地址的地址
  5.寄存器寻址 0 EA=Ri
  指令字直接给出操作数所在的寄存器编号
  6.寄存器间接寻址 >=1 EA=（Ri）
  指令字给出寄存器编号，寄存器中给出的是 操作数所在主存单元的地址

  7.相对寻址 1 EA=（PC）+A
  A的位数决定操作数的寻址范围。
  便于程序浮动。相对寻址广泛应用于转移指令JMP
  对于转移指令JMP A，当CPU从主存取出一个字节，（PC）+1->PC。若转移指令的地址为X，且占两个字节，在取出该指令后，（PC）=X+2；
  这样在执行完该指令后，会自动跳转到X+2+A的地址继续执行。
  指令字长16位，按字编址，PC自增1.

  8.基址寻址 1 EA=（BR）+A
  面向操作系统
  基址寄存器内容不变（作为基地址），形式地址可变（作为偏移量）
  有利于多道程序设计
  偏移量（形式地址A）的位数较短

  9.变址寻址 1 EA=（IX）+A
  面向用户
  变址寄存器内容可由用户改变（作为偏移量），形式地址不变（作为基地址）
  适合编制循环程序
  偏移量（变址寄存器IX）的位数足以表示整个存储空间
  //基址寻址和变址寻址的对比
  基址寻址面向系统，用于为多道程序或数据分配存储空间，故基址寄存器的内容通常由操作系统或管理程序确定，其值不可变，指令字中A可变；
  变址寻址面向用户，用于处理数组问题，变址寄存器的内容由用户设定，其值可变，而指令字中的A不可变。

  10.堆栈寻址
  该存储器中被读写单元的地址（栈顶地址）是由 堆栈指针（SP）寄存器 给出
  进栈 (SP)-1->SP
  出栈 (SP)+1->SP
  SP的修改与主存编址方法有关。
  按字节编址
  存储字长16位：进栈 SP=(SP)-2;出栈： SP=(SP)+2
  存储字长32位：进栈 SP=(SP)-4;出栈： SP=(SP)+4
  进出栈时对栈顶指针的操作顺序不同。
  进栈：先压入数据 (A)->Msp,后修改指针 (SP)-1->SP,说明栈指针时指向栈顶的空单元；
  出栈：修改指针 (SP)+1->SP,然后才能弹出数据 (Msp)->A

  两种不同的地址指定方式：大端方式（一般）和小端方式

————————————————中央处理器———————————————
（一）CPU的功能和基本结构
（二）指令执行过程
（三）数据通路的功能和基本结构
（四）控制器的功能和工作原理
1.硬布线控制器
2.微程序控制器
微程序，微指令和微命令，微指令格式，微命令的编码方式，微地址的形成方式

一.CPU的功能和结构
CPU=运算器+控制器。
运算器：数据加工（算数和逻辑运算）
控制器：整个系统的指挥中枢，对整个计算机系统进行有效的控制，主要是指令控制、操作控制、时间控制和中断处理。
负责协调并控制计算机各部件执行程序的指令序列，包括 取指令、分析指令和执行指令。
CPU的功能：1.指令控制 2.操作控制 3.时间控制 4.数据加工 5.中断处理

1.运算器包括：程序状态字寄存器（PSW）
2.控制器
控制器的基本功能：执行指令，每条指令的执行是由控制器发出的一组微操作实现的。
控制器类型：硬布线控制器、微程序控制器
控制器组成：程序计数器PC、指令寄存器IR、指令译码器、存储器地址寄存器MAR、存储器数据寄存器MDR、时序系统、微操作信号发生器
（1）程序计数器PC：指出下一条指令在主存中的存放地址
（2）指令寄存器IR：用于保存当前正在执行的指令
（3）指令译码器：仅对操作码字段进行译码，向控制器提供特定的操作信号。
（4）MAR:存放所要访问的主存单元的地址
（5）MDR：存放向主存写入或从主存读出的信息
（6）时序系统：产生时序信号
（7）微操作信号发生器：根据IR的内容（指令）、PSW的内容（状态信息）和时序信号，产生控制信号
其结构有 组合逻辑型 和 存储逻辑型。
控制器的工作原理：根据 1.指令操作码、2.指令的执行步骤（微命令序列）和3.条件信号 来形成当前计算机各部件要用到的 控制信号。
·CPU内部寄存器：1.用户可见：通用、PSW 2.用户不可见（透明）：MAR、MDR、IR
·PC与MAR位数一样
·程序计数器PC的位数取决于 存储器的容量（字数）
·指令寄存器的位数取决于 指令字长
·通用寄存器的位数取决于 机器字长
·无条件跳转指令：取指周期结束后-pc+1；执行周期中，PC值修改为要跳转到的地址。共修改2次

二.指令执行过程
1.指令周期：CPU从主存中每取出并执行一条指令所需的全部时间（CPU完成一条指令的时间）
指令周期 常用若干个 机器周期 表示，一个 机器周期 又包含若干个 时钟周期（也称为节拍，它是CPU操作的最基本的单位）。
每个指令周期内机器周期数可以不等，每个机器周期内节拍数也可以不等。
·定长的机器周期
·不定长的机器周期
2.三级时序系统：机器周期、节拍和工作脉冲。
计算机中每个指令周期划分为若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工作脉冲。
3.无条件转移指令 JMP X，在执行时不需要访问主存，只包含取指周期和执行周期。
4.间接寻址的指令：先访存 取有效地址，再访存取操作数。需要间址周期。
间址周期结束时，MDR中内容为操作数地址
5.CPU在每天指令执行结束前，发中断查询信号，如果有中断请求，CPU则进入中断响应阶段，又称终端周期。
6.一个完整的指令周期包括：取指、间址、执行和中断。
4个工作周期都有CPU访存操作，但目的不同。
1.取指周期：取指令；2.间址周期：取有效地址；3.执行周期：取操作数；4.中断周期：保存程序断点
7.中断周期的操作：1.保存程序断点（保存PC值）；2.形成中断服务程序入口地址；3.关中断
8.时钟周期是计算机操作的最小时间单位。工作脉冲是控制器的最小时间单位。

三.数据通路的功能和基本结构
1.P192-1，将结果送入R1的内容所指主存单元中保存，注意MAR中的内容没有改变
(AC)->MDR
(MDR)->M(MAR)
2.立即寻址 ad(IR)
3.取指周期（公共操作）／间址周期／执行周期

四.控制器的功能和工作原理
1.控制器的功能：1）取指令；2）分析指令；3）执行指令。
1）从主存中取指，并指出下一条指令在主存中的位置
2）对指令进行译码或测试，产生相应的操作控制信号
3）指挥并控制 CPU、主存、输入输出设备之间的数据流动方向
2.根据控制器 产生微操作控制信号的方式 的不同，控制器分为 硬布线控制器 和 微程序控制器。

（一）硬布线控制器（组合逻辑控制器）
1.基本原理：根据指令、时序、状态情况，按时间顺序发送一系列微操作控制信号。
它由复杂的组合逻辑门电路和触发器构成，因此又称为组合逻辑控制器。
2.组合逻辑控制器单元图
指令的操作码 是决定控制单元发出不同操作命令的关键。
·CU控制单元的输入信号：1）指令操作码字段； 2）时序信号； 3）状态标志
来源：1）指令译码器； 2）节拍发生器； 3）状态标志
3.机器周期：访问一次存储器的时间是固定的，因此以存取周期作为基准时间。
即内存中读取一个指令字的最短时间作为机器周期。
·在存储字长等于指令字长的前提下，取指周期也可以看作机器周期。
·一个机器周期里可以完成若干个微操作
//时钟周期
//指令周期

4.组合逻辑控制器的微操作
OP(IR)是取指令的操作码

5.CPU的控制方式
1）同步控制方式
系统有一个统一的时钟信号。采取完全统一、相同时间间隔和相同数目的节拍作为机器周期来运行不同的指令。
优点：控制电路简单。缺点：速度慢。
2）异步控制方式
应答方式
优点：速度快。缺点：控制电路复杂。

6.组合逻辑控制单元 设计步骤
1）列出微操作命令的时间表
2）进行微操作信号综合
3）画出微操作命令的逻辑图

（二）微程序控制器
1.采用 存储逻辑 实现。
微操作信号代码化，使每条机器指令转化成为一段微程序并存入一个专门的存储器（控制存储器）中，微操作控制信号由微指令产生。
2.微程序设计思想：将每一条机器指令编写一个微程序，每一个微程序包含若干条微指令，每一条微指令对应一个或几个微操作命令。这些微程序存到一个控制存储器中。
1机器指令——1微程序——N微指令；1微指令——1orN微操作命令。
3.基本术语
（1）微命令与微操作
一条机器指令可以分解成一个微操作序列。
将控制部件向执行部件发出的各种控制命令称为 微命令——构成控制序列的最小单位。
微命令和微操作一一对应。
微命令是微操作的控制信号，微操作是微命令的执行过程。
·相容性微命令：可以同时产生、共同完成某一些微操作的微命令
·互斥性微命令：不允许同时出现的微命令。
（2）微指令与微周期
微指令：若干微命令的集合。
微地址：存放微指令的控制存储器的单元地址。
微指令=操作控制字段+顺序控制字段。
操作控制字段：微操作码字段，用于产生某一步操作所需的操作控制信号。
顺序控制字段：微地址码字段，用于控制产生下一条要执行的微指令地址。
（3）主存储器与控制存储器
主存：存放程序和数据，在CPU外部，用RAM实现。
控存（CM）：存放微程序，在CPU内部，用ROM实现。
（4）程序与微程序
程序是指令的有序集合，用于完成特定的功能；
微程序是微指令的集合，一条指令的功能由一段微程序来实现。
·微地址寄存器（CMAR）
·微指令寄存器（CMDR或uIR）
4.微程序控制器组成和工作原理
（1）基本组成
1）控制存储器（CM）：核心部件，存放微程序，可用只读存储器ROM构成。
2）微指令寄存器：存放从CM中取出的微指令，位数和微指令字长相等。
3）微地址形成部件：产生初始微地址和后继微地址，保证微指令的连续执行。
4）微地址寄存器：接收微地址形成部件送来的微地址，为在CM中读取微指令做准备。
（2）工作过程
（3）微程序和机器指令
一个操作对应于一个微程序
一条机器指令对应于一个微程序。
将取指令操作的微命令统一编成一个微程序。
若指令系统中具有n种机器指令，则控制存储器中的微程序数至少是n+1个（1微公共的取指微程序）
5.微指令的编码方式
尽量缩短微指令字长。

（1）直接编码（直接控制）方式
（2）字段直接编码方式*
把互斥性微命令组合在同一字段中，相容性微命令在不同段内，每个字段独立编码。
每个小段还要留出一个状态表示本字段不发出任何微命令。
当某字段长度为3位时，最多只能表示7个互斥的微命令。
（3）字段间接编码方式
6.微指令的地址形成方式
7.微指令的格式
（1）水平型微指令：执行几种并行的基本操作。
优点：微程序短，速度快；缺点：微指令长，编写微程序麻烦。
（2）垂直型微指令：只能一种。
优点：微指令短，简单规整；缺点：微程序长，速度慢。
8.微程序控制单元的设计步骤

9.组合逻辑控制器和微程序控制器的特点
（1）组合逻辑控制器：优点：速度快。缺点：不规整，因组合逻辑电路方式，所以更改困难。
（2）微程序控制器：优点：规整灵活，可维护性；缺点：采用存储程序原理，要从控存取指，速度慢。