- 博客(12)
- 收藏
- 关注
RSS订阅原创 openWiFi update_sdcard.sh脚本内容
9.将rootfs\root\openwifi\system_top.bit.bin改名子为system_top.bit.bin.bak。13.将openwifi\adi-linux中的.ko文件复制到SD卡的rootfs\root\kernel_modules32。15.删除SD卡的rootfs\lib\modules\dirty和rootfs\root\kernel_modules。7.复制镜像到sd卡的BOOT路径（openwifi\adi-linux\arch\arm\boot\uImage）
2023-05-04 14:33:40
93
原创 BD文件validata design时候报错：Bus Interface property FREQ_HZ does not match
BD报错：Bus Interface FREQ_HZ does not match
2022-07-01 11:10:59
500
原创 AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构
以fpga端的rx为例：ZYNQ jesd204b中rx的axi_stream接口的位宽n与配置的LANE数量L有关，n=32L，如下图所示（L为2）：去解析rx_tdate的数据时需要参考AD9371的ug-992，本设计中ADC数量M为4（两通道AD的IQ，22），LANE数量为2，单帧字节数F=2*M/L=4（ADC为16bit，2BYTE）。手册中描述的AD9371端Framer的数据打包方式为下图所示(UG-992,Page 25)：假设SAMPLE CROSSBAR配置为直通:Rx1_
2022-03-13 17:03:37
2201
原创 ARM端启动DMA传输后（S2MM）进不去中断
1.中断已接入ARM，且正确初始化。2.DMA寄存器正常读取，且工作正常。3.FIFO的输出端口未使能t_keep信号，而DMA写入端口有该信号。该信号作用是标明单次进入DMA的数据每个字节是否有效，因此传输时要拉高此信号。https://www.freesion.com/article/74801352263/...
2022-02-25 09:22:00
1767
1
原创 ZYNQ之生成设备树
在生成设备树时首先需要配置好SDK软件的相关参数，配置过程参见下面链接：1.下载用于生成device-tree文件的资源包2.将压缩包解压后放置在SDK\2015.4\data\embeddedsw\lib\bsp文件下3.打开SDK后进入 Xilinx Tools->Respositories ，在Local Repositories中点击New，找到并加载刚才复制的设备树文件夹目录...
2019-12-03 20:27:20
2006
原创 ZYNQ中断
1.ZYNQ 中断框图上图为 ZYNQ 中断分布框图。可以看到部分 PL 到 PS 部分的中断，经过中断控制分配器（ICD），同时进入CPU1 和 CPU0。查询下面表格，可以看到 PL 到 PS 部分一共有 20 个中断可以使用。4 个快速中断（PPI），即IRQF2P[19:16]；16 个共享中断（SPI），即 IRQF2P[7:0]、IRQF2P[15:8]。这 16 个中断可以任意...
2019-11-09 10:51:55
868
原创 Xilinx FPGA通过FLASH加载程序的时序
尽管FPGA的配置模式各不相同，但整个配置过程中FPGA的工作流程是一致的，分为三个部分：设置、加载、启动。复位结束配置开始有多种方式使FPGA的配置进入这一过程。在上电时，电压达到FPGA要求之前，FPGA的上电复位模块将使FPGA保持在复位状态;外部控制PROG_B引脚出现一个低脉冲也可以使FPGA保持在复位状态。清除配置存储内容这一步称为初始化，当FPGA复位结束，配置存储器的内容会...
2019-11-07 17:11:32
10559
1
原创 zynq调试时未进入main函数，直接进入Disassembly解决方法
1.Debug Configurations -> Target Setup -> FPGA Device ->Select去掉Auto Dectect勾选2.1.Debug Configurations -> Target Setup -> PS Device ->Select去掉Auto Dectect勾选
2019-11-06 16:35:07
4551
2
原创 ZYNQ-裸PS工程调试以及固化流程
zynq IP需要配置的几项：1.PS输入时钟2.CPU PLL时钟3.PL Fabric Clocks-FCLK_CLK0：100MHZ 这个时钟可以用于提供给PLL使用4.PS内存配置（DDR控制器配置）5.Bank I/O电压设置6.根据需要配置MIO（SPI、ETH0、SD0、UART）7.Generate Output Products8.Create HDL Wrapp...
2019-11-06 09:46:42
2008
原创 zynq开发之建立BOOT.bin文件通过QSPI-FLASH方式从J-tag启动过程
1.新建vivado工程2.配置好顶层verilog文件3.creat block design添加zynq IP4.根据硬件配置好zynq相关参数5.run block automation6.creat HDL Wrapper7.将zynq IP添加到顶层文件8.Export Hardware9.Launch SDK10.新建Application Project11.添加...
2019-11-05 17:15:27
1053
原创 zynq开发之建立BOOT.bin文件从内存卡启动过程
1.新建vivado工程2.配置好顶层verilog文件3.creat block design添加zynq IP4.根据硬件配置好zynq相关参数5.run block automation6.creat HDL Wrapper7.将zynq IP添加到顶层文件8.Export Hardware9.Launch SDK10.新建Application Project11.新建...
2019-11-05 16:29:07
810
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人