- 博客(12)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 单片机智能衣柜论文，仅供参考
大连东软信息学院：单片机智能衣柜智能与电子工程学院智能科学与技术周成彬王宏波韩媞讲师副教授2023年4月22日大连东软信息学院尽管传统的衣橱能够很好地满足储藏衣物的需求，但是因为衣橱的作用很简单，大多数的衣物都是重叠在一起，或是悬挂在衣橱中，这给寻找服装带来了很大的不便。针对大环境下的新型智能生活，越来越多的企业通过物联网技术来进一步的实现了服装柜体的优化调整，更实现了衣柜的多功能化和智能化。
2024-03-18 11:16:24
1913
原创 基于相似日和改进WOA-DELM的短期光伏功率预测
基于相似日和改进WOA-DELM的短期光伏功率预测摘 要随着互联网的快速发展，很多扶贫数据都是依赖人工手动管理，既费工费时又不能保证精准率关键词：Mysql数据库；Java语言；SpringBoot框架AbstractWith the rapid development of the Internet, many poverty alleviatio
2024-03-14 19:46:32
619
原创 养老院管理小程序
以上是实现登录界面的一般步骤。本系统运用 Web技术和数据库技术来进行设计和实施，使用了先进的 SpringBoot框架，实现了养老院账号管理、健康管理、生活管理、入住管理、收费标准管理、安全管理等多个功能模块，从而提升了养老院的管理效率，让老年人的生活变得更加方便舒适。随着我国老龄化程度的加剧，老年人的养老需求日益增长，但是传统的养老方式已经无法满足老年人的需求，因此，设计和实现一款基于互联网技术的养老院管理系统，可以为老年人提供更加便捷和高效的养老服务，提高老年人的生活质量和幸福感[4]。
2024-03-14 19:05:08
892
转载 关于数字地，模拟地。功率地和电源地等叹为观止的论述
https://blog.csdn.net/chenhuanqiangnihao/article/details/114217054?utm_medium=distribute.pc_relevant.none-task-blog-2~default~baidujs_title~default-0.pc_relevant_paycolumn_v3&spm=1001.2101.3001.4242.1&utm_relevant_index=3
2022-04-24 10:22:39
175
原创 多边形离散化函数和判断凹凸点的函数（原创亲测正确）
多边形离散化函数思想：1.给定一个离散化单位步长，按步长进行离散2如果是线段，则直接存到容器中，如果是弧，则离散化以后存到容器中3返回的是一个二维容器，该容器包含了离散化处理以后多边形按顺序排列的所有的边，二维容器中每一个容器都存贮一条线段或者一段弧离散化以后的一堆小边，故如果原来就是线段，则容器长度就是1，如果原来是弧线则长度不为1.这样的一堆容器再存到一个容器中，构成二维容器，其实可以不用这么写，只不过我项目背景用起来比较方便，各位看懂后自行修改new_polygon polygon_
2022-04-18 13:33:48
563
原创 信号完整性基础笔记（电感）
一 基础电流周围会根据右手螺旋法则形成闭合磁力线线圈电感是导体电流1A时周围的磁力线匝数自感互感：把一条导线自身产生的磁力线圈称为自磁力线圈，互相靠近的线圈称为互磁力线圈，自感指导线中流过单位安培电流时环绕在导线自身的磁力线匝数，互感是一条导线中流过单位安培电流时在另一条导线周围产生的磁力线匝数。两条导线中的互感小于任何一条导线的自感。感应电压：导体周围磁力线匝数改变产生的电压。 ...
2022-04-18 11:48:50
714
原创 数字集成电路设计系列学习总结
一.数字IC的设计顺序从结构上分为两类1.由底向上的的设计。流程：基本门电路(电路和版图)--->逻辑组合--->模块--->子系统--->系统总成优点：底层优化程度高缺点：整体把握性差，修改困难，工作量太大，设计周期长，自动化程度低，所以适合运用于全定制设计和模拟电路设计2.由顶向下设计流程：系统设计-->行为架构设计-->RTL级设计-->逻辑综合-->门级网表-->物理设计（依赖工艺库）优点：整体把握性好，顶层优化...
2022-03-10 16:15:35
1946
原创 rs232并行转串行的Verilog HDL设计（下）
一.设计软件使用quartus15.0，自带Modesim-Altera，设计源代码如下module rs2321(clk,rdy,data,bps,parity,d_out); input clk; input rdy; input [7:0] data; input [1:0] bps; input parity;//0为偶校验，1为奇校验，外部输入 output d_out;//最终串行输出口 reg [15:0] count; reg [15:0] count_tota..
2021-12-06 00:11:04
398
原创 rs232并行转串行的Verilog HDL设计（上）
基础知识：1.波特率：模拟线路信号的速率，也叫调制速率，未压缩的话就是每秒钟传输的数据位数。，如果压缩了每秒钟传输的数据位数大于调制速率。如果彼此之间通信，就要求波特率一致，高波特率器件会向低波特率器件向下兼容。2.比特率：是数字信号的速率，每秒传输多少二进制代码的有效位，b/s,kb/s,mb/s。这里的换算倍数是1000，区别于计算器存储单元的1024倍。比特率=波特率*单个调制状态对应的二进制位数。两相调制(单个调制状态对应1个二进制位)的比特率等于波特率；四相调制(单个调制状态对应2个二
2021-12-05 23:58:37
369
转载 quartusII中文件解读
文件可以分为五类： 1. 编译必需的文件：设计文件（.gdf、.bdf、EDIF输入文件、.tdf、verilog设计文件、.vqm、.vt、VHDL设计文件、. vht）、存储器初始化文件（.mif、.rif、.hex）、配置文件（.qsf、.tcl）、工程文件（.qpf）。 2. 编译过程中生成的中间文件（.eqn文件和db目录下的所有文件） 3. 编译结束后生成的报告文件（.rpt、.qsmg等） 4. 根据个人使用习惯生成的界面配置文件（.qws等） 5. 编...
2021-12-03 19:30:24
2527
原创 redis操作指令-字符串
作为redis学习新手，我来记录一下自己的学习过程。话不多说，开干。用cd指令键入安装包路径打开redis文件，找到里面的cli客户端程序打开。用set name value格式设置dhf的值为shhd,获取用get name格式一共有16个寄存器，用select指令选择到第13个寄存器下，用setex指令设置image的有效期是100s，自动开始计数，每隔一段时间用ttl image获取，一直到100s后它失效变成nil。解读：设置键为image值为aaaaa，过期时间为100s的数据。.
2021-12-01 17:07:48
931
原创 用pycharm编写程序调用ADS仿真历程
1.我用的是pycharm2020，解释器是3.9版本，都是在公众号上下载安装的2.调用ADS需要用到win32api,发现没有这个函数包3.去win32官网下载发现已经转到github.com上了，需要到那里去下载4.打开github.com受阻，国内限制访问，就对电脑进行了如下设置（不用VPN）打开github.com.ipaddress.com获取Github域名地址图中的IP address，打开github.global.ssl.fastly.net获取fastly地址。5修.
2021-12-01 16:19:29
1323
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人