最近在搞ddr3的板子,记录一下心得。
现在遇到一个尴尬的事情就是以现在的出线方式我的FPGA下面放不了太多的旁路电容了。
说明:
1. FPGA芯片放在TOP层。
2. BOTTOM放旁路电容。
3. 板层是8层,TOP-G1-S1-P1-P2-S2-G2-BOTTM。
4. 下面是现在走线的状态,其中S1,S2的走线大部分在FPGA的边缘,BOTTOM的走线比较靠近fpga中心区域。
5.以后要注意的是
5.1 FPGA外圈引脚能出线,就出线。
5.2 放旁路电容的一面走线尽量走在外圈。
5.3 内层的走线靠近FPGA中心区域。