湖南大学-电路与电子学-2017期末A卷（不含解析）_用多路开关和d触发器设计一个双向移位寄存器-CSDN博客

本文链接：https://blog.csdn.net/qq_39480177/article/details/134800596

电路与电子学好像是从2020级开设的课程，故实际上目前只有2020与2021两个年级考过期末考试。

这门课程主要由所谓的“数电”与“模电”组成。而且先学的“模电”后学的“”数电，故期中考试主要以“模电”为主，期末考试主要以“数电”为主。研究该门课程前身之一的“数电”部分的试卷有很大的意义。

这个系列节选一些往年数电的考题，由于当时自己做的答案未及时整理，已经散佚不可考。故不附答案，读者可以自己试做，整理答案。试卷难度都不是很大，基本上都是PPT上例题的改动。

1、数字逻辑电路可以分为哪两种类型？请分别从功能和电路结构两个方面说明它们的主要区别。（6分）

2、试阐述Mealy与Moore状态机的区别。（4分）

两个4位无符号二进制数A、B相减。请给出借位信号J的紧凑真值表及其函数表达式。

请用分层设计方法设计一个2位二进制数乘法器。该乘法器有4个输入A1~A0和B1~B0，产生4位输出P3~P0。

对下面的同步时序电路进行分析，作出状态图和状态表。请画出CLK、X、Z、Q1和Q2在8个时钟触发沿以内的定时图。假设机器的起始状态为00，X恒定为1。

作出“1110”序列检测器的Mealy型状态图和状态表，要求合并多余的状态。凡收到的输入序列为“1110”时，输出为1。典型的输入输出序列如下：

输入X：1 1 1 0 1 0 1 1 1 0 1 1 1

输出Z：0 0 0 1 0 0 0 0 0 1 0 0 0

根据下面的状态表用VHDL设计一个时序电路，要求使用三个进程分别描述触发器、输出逻辑和下一状态逻辑。

化简并使用下图所示的PLA器件实现以下函数（连接处打“×”）：

用多路开关和D触发器设计一个双向移位寄存器，功能要求如右表所示。要求画出移位寄存器中某一级（某一位）的逻辑图。