【写在前面】
电路与电子学好像是从2020级开设的课程，故实际上目前只有2020与2021两个年级考过期末考试。
这门课程主要由所谓的“数电”与“模电”组成。而且先学的“模电”后学的“”数电，故期中考试主要以“模电”为主，期末考试主要以“数电”为主。研究该门课程前身之一的“数电”部分的试卷有很大的意义。
这个系列节选一些往年数电的考题，由于当时自己做的答案未及时整理，已经散佚不可考。故不附答案，读者可以自己试做，整理答案。试卷难度都不是很大，基本上都是PPT上例题的改动。
注意：本份试卷未知年份，推测可能在2015年以前，故有一些我例如JK触发器之类的，现在可能已经不在范围内了，这些不用去做。课内学到的知识点对应的题目需要做。
本份试卷的题型与给分不值得参考。只有题目本身值得看一看。
一、 填空题（每空 2 分，共 28 分）
1. 无符号二进制数 10111011
对应的十进制数为（
）；
2. 8421BCD 码 0000 0100 和 0000 1000 相加的结果是（ ）；
3. 将二进制数(10011.10)
2
转换成余
3
码
( )
；
4. (21.8125）
10
=
（
）
8
；
5. 若 x = - 0101，y = + 0011，则 [x-y]原
= （ ）；
6. 若有符号二进制数 X
的符号
-
补码表示
[X]
补
=11010
，则其符号
-
数值表 示为( )
；
7. 当采用奇校验编码方式时，奇偶校验码1010011P
的
P
值应为（
）；
8. 与门不用的输入端应与逻辑（ ）相连；
9. 基本 SR 锁存器的特征方程是 Q*=S+R'Q，
约束方程是（
）；
10. 对于 JK
触发器，若J=
K(上划线)
,
则可完成（
）触发器的逻辑功能；
11. AB
C(上划线)
+A
D(上划线)
在四变量卡诺图中有（
）个小格是“
1
”；
12. T 触发器的特征方程式（
）；
13. 设计一个 8421
码加
1
计数器，至少需要（
）个触发器；
14. 某四变量函数卡诺图中有 8
个“
1
”几何相邻，合并成一项可消去
( ) 个变量；
二.
如图
4
位加减法电路，若输入
X
3
X
2
X
1
X
0
是
BCD
码，试分析输出
Y
3
Y
2
Y
1
Y
0
。
要求：
（
1
）写出输入输出真值表；（
4
分）
（
2
）判断输出是什么码字。（
2
分）
三．
用卡诺图化简下面的函数
，
求出它的最简与或表达式。要求：
（
1
）画出卡诺图（
2
分）
（
2
）用卡诺图化简得出最简逻辑表达式（
4
分）
（
3
）画出逻辑电路图（
2
分）
四．
电路如下图所示，设
Q1Q2
起始状态为
00
，要求：
（
1
）写出激励方程（
4
分）
（
2
）写出激励
/
转移表（
4
分）
（
3
）完成
Q1
、
Q2
的波形图。（
2
分）
五．
设计一个
3
人表决电路。参加表决者
3
人，同意为
1
，不同意为
0
，同
意者过半则表决通过，绿灯亮；否则表决不通过，红灯亮。要求：
（
1
） 写出真值表（
4
分）；
（
2
） 写出输出
Y
最小项之和表达式并用
3-8
译码器实现电路（
3
分）
（
3
） 化简并与非门实现电路（
3
分）
六．
设计一个组合数字电路，输入为
8421BCD
码，当该数大于
3
、小于
7
时，
输出
Y
＝
1
；否则
Y
＝
0
；要求：
（
1
）写出真值表（
4
分）；
（
2
）写出
Y
最小项之和表达式并用
8-1
多路复用器和必要的门电路实现（
4
分）；
七．
已知某同步时序电路状态转换图及状态分配如下图所示，试用
D
触发器和
必要的逻辑门设计该电路，要求：
（
1
）写出状态转换
/
输出表（
4
分）
（
2
）写出状态转换方程和输出方程（
5
分）
（
3
）画出逻辑电路图（
3
分）
八．
用
D
触发器实现
“
0110
”
序列检测器的Mealy型时钟同步状态机。凡收到输
入序列为“0110”时，输出为1；并规定检测的“0110”序列不重叠。典型输
入输出序列如下：
输入
X: 0 1 1 0 1 1 0 1 1 0 0 0
输出
Z
：
0 0 0 1 0 0 0 0 0 1 0 0
要求：（
1
）写出状态转移
/
输出表（
5
分）
（
2
）状态赋值并画出状态图（
4
分）
（
3
）写出状态方程和输出方程（
4
分）
（
4
）写出激励方程并画出逻辑电路图（
5
分）
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
