![](https://img-blog.csdnimg.cn/20210430144558604.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
CPU/SOC
文章平均质量分 93
主要记录一些cpu或者soc设计与运行的知识!!!
耐心的小黑
七月份就上班了,比较忙!
展开
-
数字IC秋招-基础/SOC/计算机体系结构
这个感觉总是会问到,最常用的就是AHB和AXI,最好能把有哪几个模块、有哪些信号,读写数据几种模式(单次、突发)的时序图简单叙述出来,以及这两种总线各自的特点。原创 2022-07-24 12:00:26 · 2125 阅读 · 2 评论 -
Verilog 流水线设计
一、什么是流水线流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存器,并暂存中间数据的方法。 目的是将一个大操作分解成若干的小操作,每一步小操作的时间较小,所以能提高频率,各小操作能并行执行,所以能提高数据吞吐率(提高处理速度)。二、什么时候用流水线设计使用流水线一般是时序比较紧张,对电路工作频率较高的时候。典型情况如下:1)功能模块之间的流水线,用乒乓 buffer 来交互数据。代价是增加了 memory 的数量,但是和获得的巨大性能提升相比,可以忽略不计。2) I/O 瓶原创 2021-12-09 11:53:27 · 3558 阅读 · 0 评论 -
AHB协议的verilog实现(无等待/单次传输)
一、AHB协议介绍关于AHB协议的具体内容可以参考下面这篇文章:AMBA 系列之 AHB 协议下图是三个主机和四个从机的 AMBA AHB 设计结构。典型的 AMBA AHB 系统设计包含以下的部分:AHB 主机:总线主机能够通过提供地址和控制信息发起读写操作。任何时候只允许一个总线主机处于有效状态并能使用总线。AHB 从机:总线从机在给定的地址空间范围内响应读写操作。总线从机将成功、失败或者等待数据传输的信号返回给有效的主机。AHB 仲裁器:总线仲裁器确保每次只有一个总线主机被允许发起数原创 2021-05-03 20:47:32 · 6885 阅读 · 21 评论 -
嵌入式总线技术-APB_AHB_AXI协议的简单介绍
一、AMBA概述今天要介绍的三种嵌入式总线技术:APB、AHB、AXI,它们都属于ARMA片上总线协议。所以,在介绍这几种总线技术之前,有必要先了解一下ARMA片上总线协议是什么。AMBA (Advanced Microcontroller Bus Architecture),全称叫作高级微控制器总线架构,它是由ARM公司研发推出的高性能片上总线协议。它定义了高性能嵌入式微控制器的通信标准,可以将RISC处理器(精简指令集处理器)集成在其他IP芯核和外设中,它是有效连接IP核的“数字胶”,并且是ARM复原创 2020-10-31 14:20:50 · 10868 阅读 · 0 评论 -
通俗易懂告诉你CPU/GPU/TPU/NPU...都是什么意思?
前言:现在这年代,技术日新月异,物联网、人工智能、深度学习等概念遍地开花,各类芯片名词GPU, TPU, NPU,DPU层出不穷…它们都是什么鬼?与CPU又是什么关系?一、CPUCPU( Central Processing Unit, 中央处理器)就是机器的“大脑”,也是布局谋略、发号施令、控制行动的“总司令官”。CPU的结构主要包括运算器(ALU, Arithmetic and Logic Unit)、控制单元(CU, Control Unit)、寄存器(Register)、高速缓存器(Cach转载 2020-09-26 17:26:55 · 13765 阅读 · 0 评论 -
chisel(Rocket Chip)中如何参数化芯片系统
2021.9.5 有些地方添加了一点自己的理解!!!0 绪论前面已经介绍了chisel的初级和高级参数化。如何把这些东西有效的在系统中组织起来呢?如何在系统中快捷的使用他们?这篇文章主要解决这个问题。主要涉及到几个东西,一一介绍吧。原理:trait和cake pattern原理:参数的++级联应用:使用trait和cake pattern构造模块,使用++级联参数作为trait的开关注意的是此处介绍的应用形式只是trait pattern中rocket chip推荐的一种参数组织办法.转载 2021-09-05 14:20:19 · 2089 阅读 · 2 评论 -
chisel(Rocket Chip)中(Site/Here/Up)机制原理(config源码解读)
0 绪论前面已经介绍了chisel的初级和高级参数化。如何把这些东西有效的在系统中组织起来呢?如何在系统中快捷的使用他们?这篇文章主要解决这个问题。主要涉及到几个东西,一一介绍吧。原理:trait和cake pattern原理:参数的++级联应用:使用trait和cake pattern构造模块,使用++级联参数作为trait的开关注意的是此处介绍的应用形式只是trait pattern中rocket chip推荐的一种参数组织办法,实际上还有很多其他组织方式。1 什么是trait和cak原创 2021-07-16 21:56:07 · 2208 阅读 · 1 评论 -
RISC-V SoC生成器---Rocket Chip介绍
一、Rocket Chip 基本结构Rocket Chip是基于Chisel开发的一款开源SoC生成器(Generator),也即它自己其实并不是一款处理器。它根据不同的配置参数可以产生不同的处理器的RTL代码,当配置参数确定之后,生成的才是一个真正的“处理器”。从图中可以看出,Rocket Chip有六个组成部分:A为Core Generator,用于生成处理器核,支持Rocket-core和BOOM两种B为Cache,包括L1 Cache和L2 CacheC为RoCC,即Rocket的用户原创 2021-09-06 20:34:36 · 3787 阅读 · 0 评论 -
浅谈CPU设计及其应用程序运行机制
一、前言最近看了不少关于CPU设计的一些开源项目和文章,看了之后感觉作者真的太厉害了,反观自己实在太菜了!不过正经来说,这些项目看多了自然就会对CPU的设计和运行有一个更清晰的理解!在平时的课程和竞赛中会经常接触到SOC设计:比如上学期超大规模集成电路设计这门课的一个大作业使用到了ARM cortex-m0核;这学期参加的集创赛用到了ARM cortex-m1核;由于之前学习过RISC-V的一些知识,所以最近也熟悉了一下tinyriscv和蜂鸟E203这两个使用RISC-V来设计CPU的开源项目。所以原创 2021-04-27 22:34:45 · 2942 阅读 · 7 评论