![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
lattice
秦时明月&宇智波鼬
这个作者很懒,什么都没留下…
展开
-
模拟电路总结部分笔记
计算虚断、虚短虚断的含义是:运放输入端的电阻无穷大,相当于断开虚短的含义是:运放输入正负输入端相当于短路,所以U- = U+ 剩下所有的电路都是基于此电路进行计算的原创 2022-09-27 10:39:02 · 255 阅读 · 0 评论 -
sopc之sdram 问题笔记
对sdram 进行flash 复位和固化到flash中,需要勾选这两个 选项,否则运行会出问题原创 2022-04-02 18:08:27 · 326 阅读 · 0 评论 -
一、fpga图像处理算法整合
1、RG/GB单通道提取,采用2x2阵列其实现方法,用ram缓存两行图像数据,对缓存的数据进行间隔4个数据读取,以此一个固定的数据替换其余三个颜色值2、亮度增加其公式为:Q = a * i + b其中i为输入原像素值,a为调节对比度,b为调节亮度实现方法为:只需将原像素值加上需要增加亮度的值即可(注:不要溢出)3、对比度增加其公式为:Q = a * i +b其中i为输入原像素值,a为调节对比度,b为调节亮度实现方法:只需将原像素值乘上对比度值即可(注:不要溢出)4、图像反转其公式为原创 2021-02-24 15:48:18 · 5170 阅读 · 0 评论 -
fpga实现pid
pidhttp://forum.eepw.com.cn/thread/265023/1转载 2021-02-05 11:47:11 · 2801 阅读 · 0 评论 -
如何使用Verilog將YCbCr轉RGB? (SOC) (Verilog) (DE2-70)
如何使用Verilog將YCbCr轉RGB? (SOC) (Verilog) (DE2-70)https://www.cnblogs.com/oomusou/archive/2008/12/09/verilog_ycrcb2rgb.html转载 2021-02-03 10:40:39 · 276 阅读 · 0 评论 -
基于Matlab Hdl Coder实现FPGA程序开发(卡尔曼滤波算法实现)
基于Matlab Hdl Coder实现FPGA程序开发(卡尔曼滤波算法实现)原文转载于:https://www.cnblogs.com/tanqiqi/p/12938148.htmlFPGA极其不擅长复杂算法的运算,但是如果项目中涉及一些高级算法的实现,在没有可封装IP核调用的形式下,应该如何进行程序开发呢?今夕已经是2020年,我们一味依赖于用verilog写代码无异于用汇编写程序,这种方式堪比古时钻木取火的原始时代,费时又费力,实现起来更是困难重重。如今用Matlab联调FPGA,基于simuli转载 2021-02-01 14:25:06 · 1293 阅读 · 0 评论 -
Lattice ECP5UM5G 踩过的坑
首先ECP5UM5G的许可文件是要订阅许可证的,装了免费的许可文件是找不到它的器件库的我用的芯片型号是LFE5UM5G-45F我用的开发板是:是采购从lattice官方购买的按照FAE给出的建议拿到板子先对其进行jtag 仅擦除在对其进行spi flash 烧写1、拿到板子先对其进行jtag 仅擦除2、先打开tool——programmer,在双击图片画圈的3、将下面设置如下,在单击ok4、返回到programmer界面,单击下载按钮,出现下面情况,则说明擦除成功5、在进行spi原创 2020-09-05 10:02:26 · 975 阅读 · 1 评论 -
lattice 黑盒子的生成和使用(Creating Your Own Black Box Modules)
很多客户,特别是外包项目,需要做黑盒子,防止他人看到源码,那么这就需要对相关的源码打包加封了。diamond help 说的也是模糊模糊的,这次给出实际验证过的流程。1.先将要加封的模块间一个工程,建好工程,写好代码之后,模块名字叫做crosslink(这个使用黑盒子的时候要用),代码如下:module crosslink(output wire[3:0] led,input wire clk,input wire reset);reg [29:0] cnt;reg [3:0] led1;原创 2020-08-25 15:46:42 · 986 阅读 · 0 评论