自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(20)
  • 资源 (6)
  • 收藏
  • 关注

原创 AD设计与笔记

器件选型:通过器件的最大电流和给的电压,来计算功率,在看规格书中,改器件的功率是否满足要求

2022-09-27 10:41:19 614 1

原创 模拟电路总结部分笔记

计算虚断、虚短虚断的含义是:运放输入端的电阻无穷大,相当于断开虚短的含义是:运放输入正负输入端相当于短路,所以U- = U+ 剩下所有的电路都是基于此电路进行计算的

2022-09-27 10:39:02 272

原创 sopc之sdram 问题笔记

对sdram 进行flash 复位和固化到flash中,需要勾选这两个 选项,否则运行会出问题

2022-04-02 18:08:27 341

原创 sopc sdram 出现的能够正常下载,启动调试无法跑

在做一个用FPGA项目时,想要用nios ii 来运行图形算法,发现FPGA 的ram 资源根本不充足,如果用cordic 算法来实现三角函数这些运算,由于我的要运行的图形比较多,只靠FPGA 的逻辑资源根本不足,所以就想到了用sopc 的方法来进行运算算法,逻辑放在FPGA上,从此就跨上了sopc踩坑填坑之路其中最让人无解的是SDRAM,我在开发板上已经把代码调试好了,在我们公司画好的板子上运行确实能够下载,但是启动debug时,发现那个出现竟然无法运行,网上的各种办法无效,硬件和相位都没有任何问题,管

2022-03-31 22:23:29 112

原创 AD和PADS软件默认快捷方式

shift + H : 关闭左上角的显示窗格ctrl + M : 测量ctrl + G : 将pcb 网格改为点状ctrl + 单击 : 将单击命令进行快速更改快捷方式shift + e:捕捉中心点A键:弹出对齐快捷方式shift + w : 选择设置好的线宽...

2021-04-25 17:45:11 1600

转载 图像边缘检测

图像边缘检测https://zhuanlan.zhihu.com/p/59640437

2021-03-19 09:17:12 90

原创 一、fpga图像处理算法整合

1、RG/GB单通道提取,采用2x2阵列其实现方法,用ram缓存两行图像数据,对缓存的数据进行间隔4个数据读取,以此一个固定的数据替换其余三个颜色值2、亮度增加其公式为:Q = a * i + b其中i为输入原像素值,a为调节对比度,b为调节亮度实现方法为:只需将原像素值加上需要增加亮度的值即可(注:不要溢出)3、对比度增加其公式为:Q = a * i +b其中i为输入原像素值,a为调节对比度,b为调节亮度实现方法:只需将原像素值乘上对比度值即可(注:不要溢出)4、图像反转其公式为

2021-02-24 15:48:18 5285

转载 fpga实现pid

pidhttp://forum.eepw.com.cn/thread/265023/1

2021-02-05 11:47:11 2833

转载 如何使用Verilog將YCbCr轉RGB? (SOC) (Verilog) (DE2-70)

如何使用Verilog將YCbCr轉RGB? (SOC) (Verilog) (DE2-70)https://www.cnblogs.com/oomusou/archive/2008/12/09/verilog_ycrcb2rgb.html

2021-02-03 10:40:39 296

转载 基于Matlab Hdl Coder实现FPGA程序开发(卡尔曼滤波算法实现)

基于Matlab Hdl Coder实现FPGA程序开发(卡尔曼滤波算法实现)原文转载于:https://www.cnblogs.com/tanqiqi/p/12938148.htmlFPGA极其不擅长复杂算法的运算,但是如果项目中涉及一些高级算法的实现,在没有可封装IP核调用的形式下,应该如何进行程序开发呢?今夕已经是2020年,我们一味依赖于用verilog写代码无异于用汇编写程序,这种方式堪比古时钻木取火的原始时代,费时又费力,实现起来更是困难重重。如今用Matlab联调FPGA,基于simuli

2021-02-01 14:25:06 1331

原创 基于ise14.7中的cmd设计

基于ise14.7中的cmd设计DDR3_IP #(.C3_P0_MASK_SIZE (16 ),.C3_P0_DATA_PORT_SIZE (128 ),.C3_MEMCLK_PERIOD ( 3000 ),.C3_RST_ACT_LOW ( 1 ),.C3_INPUT_CLK_TYPE ( “SINGLE_ENDED” ),.DEBUG_EN ( 0 ),.C3_

2020-12-04 15:15:53 358

原创 Lattice ECP5UM5G 踩过的坑

首先ECP5UM5G的许可文件是要订阅许可证的,装了免费的许可文件是找不到它的器件库的我用的芯片型号是LFE5UM5G-45F我用的开发板是:是采购从lattice官方购买的按照FAE给出的建议拿到板子先对其进行jtag 仅擦除在对其进行spi flash 烧写1、拿到板子先对其进行jtag 仅擦除2、先打开tool——programmer,在双击图片画圈的3、将下面设置如下,在单击ok4、返回到programmer界面,单击下载按钮,出现下面情况,则说明擦除成功5、在进行spi

2020-09-05 10:02:26 1008 1

原创 xlinx 的modesim使用

Modesim :1、运行: 输入 run + 需要运行的时间2、vsim -novopt -L xilinxcorelib -L unisims_ver work.sim_tb_top 其调用xilinxcorelib 和unisims_ver的库文件 vsim: 代表的是显示窗口,-novopt -L 到达某个库里3、在 objects 窗口里面选中要观察的信号,右键,选中 add to — wave — selected signals1、打开modesim2、输入 cd{存放仿真文件的地

2020-08-28 17:49:28 472

原创 lattice 黑盒子的生成和使用(Creating Your Own Black Box Modules)

很多客户,特别是外包项目,需要做黑盒子,防止他人看到源码,那么这就需要对相关的源码打包加封了。diamond help 说的也是模糊模糊的,这次给出实际验证过的流程。1.先将要加封的模块间一个工程,建好工程,写好代码之后,模块名字叫做crosslink(这个使用黑盒子的时候要用),代码如下:module crosslink(output wire[3:0] led,input wire clk,input wire reset);reg [29:0] cnt;reg [3:0] led1;

2020-08-25 15:46:42 1037

转载 Quartus 与Modelsim 联合调试仿真

新建Quartus设计工程或打开现有工程,并编写好verilog程序,然后进入工程设置,设置simulation,选择ModelSim-Altera,语言为verilog,步长自由设置,我这里设置1ns,点击ok。编译工程,没有错误就继续。Quartus 与Modelsim 联合调试仿真选择Processing ->Start->Start Test Bench Templated Writer 然后就会生成一个与工程对应的,预置的TB文件,verilog语言的是.vt后缀名。生成

2020-08-05 15:17:16 481

转载 Diamond在线调试助手Reveal使用(多图超详细)(监视器)

在之前的系列文章中,我为大家详细讲解了Lattice开发工具的一些基本的使用方法,如怎样申请Diamond License、如何生成IP核、如何新建工程……今天我将继续介绍Diamond软件的使用方法——如何使用在线调试助手Reveal进行工程调试。图2 新建调试文件图3 选择新建.rvl文件图7 正确设置触发条件界面Ctrl+S保存修改,将设置好的“.rvl”文件与整个工程一起进行编译综合,并将生成的“.bit”流文件烧录到板子中,接下来需要设置“.rva”配置文件。在“Revea

2020-08-05 14:22:09 1419

原创 如何正确的查看Datasheet(数据手册)

Datasheet(数据手册):Datasheet(数据手册):电子元器件或者芯片的数据手册规格书,一般由厂家编写,格式一般为PDF,内容包括性能介绍,如电气参数、物理参数等(主要讲芯片可以做什么用)、引脚功能及管脚定义(要画原理图)、内部寄存器定义(要写程序)、制造材料和封装形式(制造采购都要问的)。另外,作为工程师,必须注意的还有器件的典型性能、最小和最大需求以及特性、在不损坏它的条件下你能做什么、以及使用建议和提示。从项目角度来看datasheet?1.首先是器件选型。在项目前期的准备阶段,器

2020-05-21 20:27:17 11011

原创 专业缩写词的中文名称

专业缩写词的中文名称ALU 算术逻辑单元 Arithmetic Logic Unit BGA 球栅阵列 Ball Grid Array CDR 时钟和数据恢复 Clock and Data Recovery CRC 循环冗余码 Cycle Redundancy Code DCC 动态时钟控制 Dynamic Clock Control DCS 动态时钟选择 Dynamic Clock SelectDDR

2020-05-21 20:26:02 627

转载 SGMII 和 Serdes 的详细说明

SGMII 和 Serdes 的详细说明Serdes :SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术,即在发送端多路低速并行信号被转换成高速串行信号,经过传输媒体(光缆或铜线),最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量,减少所需的传输信道和器件引脚数目,从而大大降低通信成本。SERDES主要由物理介质相关( PMD)子层、物理媒介附加(PMA)子层

2020-05-20 09:53:59 3426

转载 UART协议详解

UART使用的是 异步,串行通信。串行通信是指利用一条传输线将资料一位位地顺序传送。特点是通信线路简单,利用简单的线缆就可实现通信,降低成本,适用于远距离通信,但传输速度慢的应用场合。异步通信以一个字符为传输单位,通信中两个字符间的时间间隔多少是不固定的,然而在同一个字符中的两个相邻位间的时间间隔是固定的。 数据传送速率用波特率来表示,即每秒钟传送的二进制位数。例如数据传送速率为120字符/秒,而每一个字符为10位(1个起始位,7个数据位,1个校验位,1个结束位),则其传送的波特率为10×120=12

2020-05-19 23:20:17 319

电路分析 关于mos管的分析

电路分析 关于mos管的分析电路分析 关于mos管的分析电路分析 关于mos管的分析

2022-07-23

电路分析0718 重点 记录

电路分析0718 重点 记录电路分析0718 重点 记录

2022-07-23

电路设计记录0717 电机设计和续断续断记录 716

电机设计和续断续断记录 716电机设计和续断续断记录 716电机设计和续断续断记录 716

2022-07-23

电机设计和续断续断记录 716

电机设计和续断续断记录 716电机设计和续断续断记录 716

2022-07-23

迪文屏ui学习笔记.doc

迪文屏ui操作

2021-05-19

2020051901.doc

关于lattice的数据手册的阅读和软件操作总结和使用方式、内置下载器:内置模块由USB B型连接器和USB UART设备组成。要使用内置的下载电缆,只需将标准的USB电缆(ECP5-5G Versa开发套件随附USB-B到USB-A电缆)从J2连接到PC(安装了Diamond编程软件) 注释:PC上的USB集线器将检测到USB功能的增加,从而使内置电缆可用于Diamond编程软件。 USB电缆与J3并联连接。

2020-05-21

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除