国企计算机类考试-计算机组成原理易错点

计算机系统概述

ENIAC是1946年发明的，，奠定了至今仍然在使用的计算机体系结构，但是并没有使世界进入计算机时代。1951年世界上第一台商品化批量生产的计算机UNIVAC-I投产，标志着计算机时代的开始。

世界上第一台投入运行的具有存储程序控制的计算机是英国人设计并制造的EDSAC。

计算机用于解决科学研究与工程计算中的数学问题，称为数值计算。

计算机应用领域里，数据处理是其最广泛的应用方面。

从第三代计算机开始广泛应用操作系统。

自计算机问世至今已经经历了四个时代，划分时代的主要依据是计算机的构成元件。

操作系统没有提高计算机运行速度的功能。

通常说的n位计算机是指CPU字长为32位。

完整的计算机系统应包括：配套的硬件设备（主机和外部设备）和软件系统（系统软件、应用软件）。

冯诺依曼机根本特征是采用“存储程序”原理，基本工作方式是控制流驱动方式。

计算机按照性能分可以分为：巨型机、大型机、小型机、微型机、服务器和工作站。

国际上对计算机进行分类的依据是计算机性能。

计算机按照数据处理的方式可以分为：数字计算机、模拟计算机、数字模拟混合计算机。

计算机按照用途可以分为：专用计算机、通用计算机。

多处理机的基本工作方式是多指令多数据方式。

早期的冯诺依曼计算机特征中，机器以运算器为中心。

一台数字计算机基本上可以分为两大部分：控制部件（控制器）和执行部件，执行部件就是运算器、存储器、外围设备。

运算器：ALU、ACC、PSW、通用/暂存寄存器。

控制器：PC、IR、ID、MAR、MDR。

地址寄存器集成在CPU中，但不在运算器和控制器中。

相联存储器又称按内容寻址存储器，既可以按照地址寻址，又可以按照内容寻址。

联想寄存器=快表，是为了提高地址变换速度，在地址变换机构中增设的一个具有并行查找能力的特殊高速缓冲寄存器，用来存放当前访问的页表项。

计算机各个部件相互连接的桥梁是总线。

自下而上，计算机系统层次：微程序机器 M0（硬件），用机器语言的机器 M1（硬件），操作系统机器 M2（软件），汇编语言机器 M3（软件），高级语言机器 M4（软件）

计算机系统层次中，上层是对下层的功能扩展，下层是实现上层的基础，层之间是可以分割的，比如只在汇编语言机器上运行。

用汇编语言编写的程序称为源程序。

CPU依据指令周期的不同阶段区分指令和数据，依据计算机指令区分寄存器中的信息是地址还是数据。内存通过总线的类型识别信息是地址还是数据。

编译程序可以将高级语言源程序转换为机器级目标代码文件，注意解释程序不可以，因为解释程序是按语句执行，不会生成目标程序。所以编译程序执行效率往往比较高，

硬件只能够直接执行机器语言程序，不能直接执行硬件描述语言程序。

IR、MAR、MDR是CPU内部工作寄存器，对用户均不可见。

当前设计高性能计算机的重要技术途径是采用并行技术，

兼容是指计算机软件或硬件的通用性，通常在同一系列不同型号的计算机间通用。

会计电算化属于计算机数据处理方面的应用。

CPU主频越高，CPU时钟周期越短，指令执行速度越快，能够缩短程序的执行时间。

CPU运行时间为x，若CPU速度提高50%，其它不变，则消耗时间减少x/1.5。

不同指令的时钟周期数可能不同，所以CPI与程序或机器的指令集有关。

CPU性能公式中指令条数（IC）与指令集格式和编译器有关。

计算机辅助测试（CAT）、计算机辅助设计（CAD）、计算机辅助教学（CAI）、计算机辅助制造（CAM）。

计算机的外围设备是指除了CPU和内存以外的其他设备。

图像分为灰度图像、二值图像和彩色图像，灰度图有256个灰度级，二值图和黑白显示器有2个灰度级。

计算机软件是指计算机程序、数据与相应文档的总称。

绘图仪是一种输出设备。

液晶显示器（LCD）没有背景光源也能工作。

关于计算机中的周期：

• 时钟周期=震荡周期=时钟频率（CPU主频）的倒数，是计算机中最基本、最小的时间单位。
• 指令周期：CPU从存储器中取出并执行一条指令所需的全部时间称之为指令周期。
• 机器周期=CPU周期：机器周期是人为规定的，实际上是对一条指令执行过程阶段的划分。具体的划分方法随计算机的不同而不同。一般把从内存里面读取一条指令的最短时间（与数据通路相关），规定为机器周期。一个机器周期内包含若干时钟周期，包含时钟周期的个数称之为机器周期的时间宽度。
• 微周期：计算机执行一条微指令所需要的时间，也就是从控制存储器中读取一条微指令并执行相应操作的时间。

综上所述，计算机操作的最小时间单位是时钟周期。

微型计算机的内存编址方式是按字节编址。

ALU的功能一般包括算数运算，逻辑运算。

74181ALU能够完成4位二进制代码算数逻辑运算，所以可以完成16种算数运算和16种逻辑运算。

汇编语言不属于高级语言。

用某高级程序设计语言编写的源程序通常被保存为文本文件 。

数据的机器级表示与运算

在数字计算机中信息采用二进制表示是因为二进制的运算最简单。

数码是一组用来表示某种数制的符号，基数是计数制中使用数据的个数，例如二进制的数码是0、1，基数为2。

-0的补码是0000...00

0的补码和移码的表示是不相同的。

变形补码是指用两个进制位来表示数字的符号位，用于定点数运算的溢出判断。

采用规格化浮点数主要是为了增加数据的表示精度。

在浮点数舍入中，进行右规格化和对阶的时候可能要舍入。

浮点数的规格化和IEEE 754单精度浮点数规格化方法不同，IEEE 754浮点数要求尾数最高位恒为1，即111要规格化为1.11*。

ASCII为7位二进制代码，故可以表示128个字符。

计算机中汉字用两个字节表示，即16位bit，在16*16点阵的字库中，每个汉字的字模占用32个字节（16*16/8=32,因为8个点阵一个字节）。

国标2312-80字符集一级汉字按音序排序，二级汉字按部首排序。

BCD码101001对应的真值为29，BCD码为4位二进制。

Big5，又称为大五码或五大码，是使用繁体中文（正体中文）社区中最常用的电脑汉字字符集标准。

AVI、MOV、MPG都属于视频文件格式。

码距是在同一编码中，任意两个合法编码之间不同二进制数位数的最小值，当码距为n时可以检测出数据传输过程中的n位传输错误。

当定点运算发生溢出时，应向右规格化。

定点数的补码加减法运算中，参与运算的两个操作数都用补码表示，数值位与符号位一同参与运算，减法用加其负数的补码方式替代。

IEEE754标准中32位浮点数的标准格式包括符号位、尾数、阶码（含阶符）。     

加法器采用并行进位的目的是提高运算速度。

指令系统

一条指令必须包括操作码和地址码。

设计指令格式时应考虑的因素：数据类型、指令格式、寻址方式。

零地址运算指令在指令格式中不给出操作数地址，它的操作数来自栈顶和次栈顶。

指令系统是计算机功能的抽象模型，是软硬件的界面。

PC存放当前欲执行指令的地址，指令地址码字段存放操作数地址。

中断隐指令由硬件实现，不属于指令系统。

指令地址的个数与指令长度是否固定无关，n地址指令可能因为寻址方式的不同导致指令长度不同，所以n地址指令的操作数的个数不固定，指令长度也不固定。

指令格式中的扩展操作码，是为了增加指令数量，不是为了增加寻址空间。

指令系统中采用不同寻址方式的目的是缩短指令字长，扩大寻址空间，提高编程的灵活性，但是这样会使指令译码的难度增加，且不会让访问速度提升。

程序控制是通过转移指令实现的。

指令的跳跃寻址方式，是指下一条指令的地址由本条指令直接给出，因此，程序计数器的内容必须相应改变，以便及时跟踪新的指令地址。

直接寻址的无条件转移指令的功能是将指令中的地址码送入程序计数器（PC）中，所以从主存读出指令时总是根据PC。

隐地址寻址方式能够简化地址结构。

基址寻址方式常用于多道程序执行，赋予基址寄存器一个基地址，然后将用户程序的逻辑地址转化为主存的物理地址，可以把用户程序安置于主存的某一空间区域，在程序执行过程中值不可变。

变址寻址方式主要用于处理数组问题，形式地址A通常不可变，变址寄存器的值可变，通过改变变址寄存器的值即可形成数组任意数据的地址，易于编写循环程序。

相对寻址方式是形式地址A+PC，常用于转移类指令，相对位移量由A给出。转移地址不固定，可以随PC值变化而变化，适合编写浮动程序。

变址寄存器、基址寄存器用户都可见。

转移指令、子程序调用和返回指令用于解决变动程序中指令执行次序的需求。

子程序调用指令执行时，要把PC的内容存储到堆栈中以便返回。

内存地址是无符号数，不能为负。

RISC机的兼容性不一定优于CISC机。

RISC使用优化的编译程序，生成的代码比较高校。

RISC机器只使用load/store指令进行访存， 且大部分指令在一个周期内完成，所以一定会采用流水线技术，一定是流水CPU。

计算机系统中，根据应用条件和硬件资源的不同，数据传输方式可以选择串行传送、并行传送、复用传送（分时复用传送）。

主机的工作速度较快，因此主机和接口之间采用并行传送，外设工作速度慢，因此接口和外设采用串行传送。

水平型微指令包括直接编码法和字段编码法，一次能够定义和执行多个微指令，且采用长格式。

节拍是时序系统中最小的时间单位。

间接寻址首次访问内存所得到的信息是操作数的有效地址，该地址作为数据通过数据总线传送至CPU。

三种总线判优方式比较（假设有n个设备）：

• 链式请求方式连接简单，易于扩充，对电路故障敏感，共需要三根控制线：总线请求线，总线忙线、总线同意线；
• 计数器定时请求方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂，共需要，其中lgn用来表示一组设备地址线，2代表总线请求线和总线忙线；
• 独立请求方式速度最快，但是硬件器件用量大，连线多，成本较高，共2n+1条控制线，2n代表每个设备一条请求线、一条允许线，1代表总线忙。

指令中用到的数据可以来自于通用寄存器、输入输出接口、内存，指令寄存器只存放指令，不存放数据。

中央处理器

条件转移指令执行时，需对标志寄存器的内容进行测试，判断是否满足转移条件。

CPU位数=数据总线位数=处理器位数=CPU一次能处理的数据的位数

在一条无条件转移指令的指令周期内，取指周期结束后，PC值自动+1；执行周期中，PC值修改为要跳转到的地址，因此在这个指令周期内，PC值共修改两次。

CPU中的指令译码器只对指令的操作码字段进行译码，且CPU中没有地址译码器，没有对地址译码的功能，地址译码器在内存中。

间指周期的作用是取操作数的有效地址，因此间址周期结束后，MDR的内容为操作数地址。

存取周期是指存储器进行两次独立的存储器操作（连续两次读或写操作）所需的最小时间间隔，时间较长，所以机器周期通常由存取周期确定（从主存中读取一个指令字的最短时间）。

指令总是根据程序计数器从主存中读出。

取出指令、解释指令、执行指令属于微处理器的任务。

取指操作是控制器自动进行的。

取指周期是从主存中取出指令字，若指令字长=存储字长，取指周期等=机器周期。

不同长度的指令，取指操作可能是不同的，例如单、双、三字指令。在指令长度相同的情况下，所有指令的取指操作是相同的。

在控制器的控制下，计算机在不同的阶段对存储器进行读写操作时，取出的二进制代码也有不同之处，取指阶段的二进制代码为指令，执行阶段的二进制代码为数据。

指令字长和机器字长的长度没有关系。

CPU中寄存器的位数取决于机器字长。

空操作指令的指令周期的寄存器内容也会变，例如PC，在取指结束后+1。

异常事件在当前指令执行过程中进行检测，中断请求则在当前指令执行后进行检测。

若采用硬件中断向量法形成中断服务程序的入口地址，CPU在中断周期不需要完成PC+1。

在分支指令中加入若干空操作可以避免控制冒险。

与超标量技术和超流水线技术相比，超长指令字技术需要执行的的指令长度会更长，对优化编译器的要求更高，对cache容量的要求更大。

因为写的速度比读慢，所以当流水线按序流动时，只可能出现读后写相关。

指令流水线不包含生成控制信号的控制部件。

多周期CPU的执行过程分成几个阶段，每个阶段用一个时钟周期完成，CPI>1。

单周期CPU和基本流水线CPU在理想情况下，CPI=1。

单总线CPU中，ALU只能有一个输入端可与总线相连，另一输入端需通过暂存器与总线相连，这是因为ALU本身是没有内部存储功能的组合电路，而ALU的两个输入端需要同时有效。

采用CPU内部总线方式的数据通路的特点：结构简单，实现容易，性能较低，存在较多的冲突现象；不采用 CPU内部总线方式的数据通路的特点结构复杂，硬件量大，不易实现，性能高，基本不存在数据冲突现象。

硬件直接执行微指令。

微程序控制器中的控制存储器可以用PROM、ERROM、闪存等介质。

程序>指令=微程序>微指令>微命令=微操作。

一条机器指令对应一段微程序。

在微程序控制器中，形成微程序入口地址的是机器指令的操作码字段（初始微地址）。

采用断定方式的微程序控制器中，下一条微指令的地址在当前微指令的下地址字段中。

硬布线控制器中，使用节拍发生器来区别指令的不同步骤。

硬布线控制器中，微操作控制信号的形成主要与指令操作码、时序（时钟信号）、地址有关。

CPU采用同步控制方式时，控制器使用机器周期和节拍组成多级时序系统。

存放在寄存器ACC中的操作数有被加数及和、被除数和余数。

程序状态字寄存器中的各个状态标志位是依据算数逻辑部件上次的运算结果来置位的。

存储器分层体系结构

ASCII 码中，一个英文字母（不分大小写）为一个字节，一个中文汉字为两个字节。

存储的基本单位为字节。

存储器中所有存储单元的总数称为存储器的存储容量。

多层存储器系统是为了降低存储成本。

DRAM按行进行刷新，且在刷新时不能进行读写操作。 

主存和辅存之间的数据调动是由硬件和操作系统共同完成的，仅对应用级程序员透明。

随机存取存储器（RAM）：可以读也可以写的存储器，在这种存储器的任何一个存储单元的内容都是随机存取的，存储器中的存取操作是随机的，而且存取的时间和位置没有关系。

串行访问存储器：对存储单元进行读写操作是按照物理位置的先后顺序寻找地址的存储器。可以细分为顺序存取存储器和直接存取存储器。

顺序存取存储器：在存取信息时，只能按存储单元的位置，顺序地一个接一个地进行存取的存储器。最典型的是磁带。

直接存取存储器：访问时读写部件先直接指向一个小区域，再在该区域内顺序查找，访问时间与数据位置有关。例如磁盘（半顺序）。

CD-ROM是光盘，不属于ROM，采用直接存取方式。

动态随机存取存储器（Dynamic Random Access Memory，DRAM）是一种半导体存储器（动态半导体存储器），易失性存储器，利用电容存储电荷的特性记录信息，电容会放电，所以必须在电荷流失前对电容充电，即刷新，方法是每隔一段时间，根据原存储内容重新写入一遍。

PROM只可以写一次，EPROM可以改写多次（次数有限）。

EPROM是可擦写可编程只读存储器，采用随机存取方式，其可编程并不代表其可改写。

EPROM与RAM使用的存储材料一样，都是半导体材料。

半导体材料的具有功耗低的特点。

高位四体交叉存储器可能在一个存储周期内连续访问4个模块，比如连续读取的地址相差一个存储体容量的4个字。

SSD具有随机写速度慢易磨损的特点。

对于由高速缓存、主存、硬盘构成的三级存储体系，CPU访问该存储系统时发送的地址为主存物理地址，当在虚拟存储器中时，发送虚拟地址。

指令cache和数据cache分离之后，取指和取数分别到不同的cache中寻找，指令流水线中取指部分和取数部分就能很好的避免冲突，减少指令流水线资源冲突。

为了使虚拟存储系统发挥预期作用，所运行的程序应具有较好的局部性。

虚拟存储管理系统的基础是程序访问的局部性原理，此理论的基本含义是在程序执行过程中，程序对主存的访问是不均匀的。

虚存需要通过对操作系统实现地址映射，因此对操作系统的设计者即系统程序员是不透明的，而应用程序员写的程序使用的是逻辑地址，因此对应用程序员是透明的。

存储器存取速度：寄存器>cache>主存>辅存，辅存中硬盘>软盘>磁带。

cache替换算法中，速度最快的是随机替换算法。

cache的功能全都由硬件实现。

cache与主存的地址映像是由硬件自动完成的。

查找时间=寻道时间，就是磁头从原先位置移动到目的磁道所需要的时间。

等待时间=旋转延迟时间，就是磁头定位到要读写扇区的时间。

RAM芯片串联=字扩展法：增加存储单元数量，存储器地址范围增加。

RAM芯片并联=位扩展法：对字长进行扩充，增加存储字长。

微机中读写信号的作用是：1.决定数据总线上的数据流方向。2.控制存储器的操作类型。3.控制存储器的数据流向。

传统硬盘和固态硬盘相比：固态硬盘的防震抗衰性更好且功耗上更低。

与虚拟存储器的等效访问速度无关的是外存的容量。

硬磁盘、软磁盘通常采用调频制FM和改进型调频制MFM进行记录。

磁带通常采用调相PM进行记录。

总线与输入输出系统

在总线上，同一时刻只能有一个主设备控制总线传输操作。

数据总线的宽度由总线的物理特性定义。

任何系统的计算机都包含地址总线、数据总线和控制总线。

计算机总线中，地址信息、数据信息和控制信息不能同时出现，这是为了避免互相干扰，确保数据交换的正确性和可靠性。

计算机使用总线结构便于增减外设，同时减少信息传输线的条数。

计算机中总线的两个主要特征是分时和共享传输介质。

在单机系统中，三总线结构的计算机的总线系统一般由主存总线（CPU和内存）、IO总线（CPU和IO）和DMA总线（主存和IO）组成。

总线可以和系统相连，也可以连其他部件，比如内存。但是接口只能和总线相连

地址总线是用于CPU选择主存单元地址和IO端口地址的单向总线，不能回传。数据总线是双向的。对任一控制总线而言，传输是单向的，对全部控制总线而言，传输是双向的。

在现代微机的主板上，采用局部总线技术的作用是节省系统的总带宽。

各总线通过桥接器连接，后者起流量交换作用。

在独立请求方式下，N个设备会发出N个请求信号，然后总线根据优先级的不同依次安排N个设备轮流获得使用权，所以有N个响应信号。

在总线控制机制中，准备使用总线的设备向总线控制器发出总线请求并由总线控制器进行裁决，如果经裁决允许该设备使用总线，就由总线控制器向该设备发送一个总线允许的信号。该设备接收到此信号之后，发送一个总线忙的信号用来通知其他设备总线已被占用，当该设备使用完总线后，将总线忙信号撤销，释放总线。

USB通用串行接口总线理论上可支持127个装置。

三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑1，逻辑0，高阻抗三种状态。

PCI总线属于外围局部总线，与处理器的时钟频率无关，采用猝发方式，集中仲裁，可以是主设备也可以是从设备，系统中允许有多条PCI总线。

串行总线：USB、RS-232C、SATA。

并行总线：PCI、PCI-E、ISA、EISA。

局部总线：VESA、PCI、AGP、PCI-E。

即插即用：PCI、PCI-E、PCMCIA、USB。

微型计算机中，VGA是一个用于显示的视频传输标准。

打印机从打字原理的角度来区分，分为击打式和非击打式两种，按照能否打出汉字，可分为点阵式打印机和活字式打印机。

针式打印机术语中，24针是指打印头有24根针。

磁盘驱动器向盘片磁道记录数据时采用串行方式写入。

磁盘存储器是由磁盘、驱动器、控制器组成。

误码率也是磁表面存储器的评价指标之一。

IO端口的设计是为了解决主机和IO设备的工作方式和工作速度的差异问题。在执行一条指令时，CPU使用地址总线选择所请求的IO端口，使用数据总线在CPU寄存器和端口之间传输数据。

IO接口是指主机和IO设备之间设置的硬件电路及其相应的软件控制，不可以用通道代替。

浮点数运算下溢，直接当做机器0处理，不会引发中断；浮点数上溢，表示超过了浮点数的表示范围，属于内中断。

只有具有DMA接口的设备才能产生DMA请求。

DMA方式进行外设与主机交换信息时，也需要向主机发送中断请求。

中断响应由高到低的优先次序：访管->程序性->重新启动。

在配有通道的计算机系统中，用户程序需要输入输出时，需要进行请求调用，引起访管中断，系统由用户态转换为核心态。  

中断响应周期，CPU主要完成中断隐指令，即关中断，保存断点，发中断信号并形成向量地址。

中断处理过程：中断响应、保护现场和屏蔽字、（开中断）、执行中断程序、（关中断）、恢复现场和屏蔽字、开中断、中断返回。

设置中断屏蔽标志可以改变多个中断服务程序执行完的次序（中断处理次序）；设置硬件排队电路可以决定中断响应次序。

主机与高速硬盘进行数据交换一般采用DMA方式。

DMA依靠硬件电路实现，不是一种程序控制方式。

中断发生时，PC内容的保护和更新是由中断隐指令完成的，也就是由硬件自动完成。

程序查询方式中，CPU和外设串行工作，数据传送和主程序串行工作；中断方式中，CPU和外设并行工作，数据传送和主程序串行工作；DMA方式中，CPU和外设并行工作，数据传送和主程序并行工作。设备间都可以并行工作。

CPU响应中断时，通用寄存器的保护由中断服务程序完成。

CPU只有处于中断允许状态时，才能响应外部设备的中断请求。

DMA传送前由设备驱动程序设置传送参数。

在多重中断系统中，核心态下，CPU也能检测和响应中断，因为中断服务程序就是在核心态下执行的。

中断IO方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成。

中断IO方式中，外设准备数据时间应大于中断处理时间，因为外设准备数据过快会导致缓冲区的数据被覆盖，进而导致数据丢失。

三种IO方式使用范围：

• 查询方式：适合于工作不太繁忙的系统；
• 中断方式：适合于CPU任务比较忙的情况下，尤其适合实时控制和紧急事件的处理；
• DMA方式：适合于需要高速而又频繁地与存储器进行批量的数据交换的I/O设备。

按功能所分的五大类中断中，输入输出中断、外中断、机器故障中断、程序性中断属于强迫性中断。访管中断属于自愿中断。

引起中断的原因，或者能够发出中断请求信号的来源统称为中断源，通常中断源有以下几种：外设请求中断、故障强迫中断、实时时钟请求中断、数据通道中断、程序自愿中断。

因为子程序调用是系统可以预知的，因此只要更新寄存器即可，不需要像中断一样把寄存器保存起来，因为本质上还是在顺序执行。

中断向量是中断服务程序的入口地址，而中断向量地址是中断服务程序入口地址的地址。

IO接口中的三个端口，数据端口是可以在外设和CPU之间双向传输信息，控制端口是将控制信号从CPU输出到外设，状态端口是将状态信息从外设送入CPU，所以控制端口和状态端口可以合用一个寄存器。

串行传输时，数据是一位位传输的，所以在发送数据时，发送设备要进行并行到串行的转换；到了接收端，接受设备要再进行串行到并行的转换。 

采用DMA方式传送数据时，每传送一个数据要占用一个存储周期时间。

DMA传送控制的周期挪用法中，IO设备每挪用一个内存周期都要申请总线控制权、建立总线控制权和归还总线控制权，传送完一个数据字之后立即释放总线，是一种单字传送方式，每个字传送完后CPU可以访问主存，故尽管传送一个字对内存而言只占用一个内存周期，但对DMA而言，要占用2-5个内存周期，因此周期挪用的方法一般适用于IO设备读写周期大于内存存储周期的情况。

DMA传送控制的与CPU交替访存中，将一个CPU周期分为DMA访存和CPU访存，所以适用于CPU工作周期比主存存取周期长的情况。

对硬盘采用中断可能引起数据丢失。

CPU与I/O之间传递信息常采用三种联络方式：直接控制(立即响应)、 同步定时、异步定时。 

对CPU而言，磁盘即是输出设备（CPU向磁盘写入数据时），也是输入设备（CPU从磁盘读出数据时），还是存储器（用户数据需要保留时）。

当有一个大文件一个记录面写不下时，把其他部分写到相同柱面的不同记录面（相同柱面可以避免磁头移动浪费时间）。当一个柱面都放不行时才考虑换柱面。